厦门大学电子 工程系.docx
《厦门大学电子 工程系.docx》由会员分享,可在线阅读,更多相关《厦门大学电子 工程系.docx(11页珍藏版)》请在三一办公上搜索。
1、厦门大学电子工程系课 程 设 计 说 明 书题 目锁相环原理与应用专 业电子工程班 级 04 电子学生姓名郑彦欣学生学号04140081指导教师彭佳屈2007年4月29日目录第一部分锁相环的基本原理31.1压控灵敏度Ko的测量41.2同步带%,捕捉带%的测量5第二部分PLL应用实验2.1 PLL频率合成器实验52.2 PLL数字调谐实验9第三部分实验心得11锁相环原理与应用第一部分锁相环的基本原理一个典型的锁相环(PLL)系统,是由鉴相器(PD),压控振荡器(VCO)和低通滤 波器(LPF)三个基本电路组成(如下图)。图1实验原理及步骤实验采用低功耗、宽工作电源、集成度高的CMOS芯片。主要用
2、CD4046,CD4046 是工作在1MHZ以下的通用PLL产品,他广泛应用与计算机借口领域。如图2表示了 CD4046的电路方框图VCC引脚(16)是正电平接入端;(8)脚是负电源,在用单电源时接地;(6) (7)脚外接 电容C1,(11)脚接外电阻R1,R1和C1决定VCO的自由振荡频率;(12)脚外接电阻 R2,他的作用是确定在控制电压为0时的最低振荡频率;(5)脚为VCO禁止端,当(5) 脚为加上“1”时,VCO停止工作,“0”时工作;(14)端是PLL参考基准输入端;(4) 脚是VCO的输出断;(3)是比较输入端;(2)和(13)是PD1和PD2的输出端;(9) 是VCO的控制端;(
3、10)是缓冲放大器的输出端;(1)和(2)配合可做锁定的指示;(15) 是内设5V的基准电压的输出端。实验一 PLL参数测试一、同步带,捕捉带的测量。实验方块如图4图4具体的方法是:用双踪示波器同时观察Vi和Vv的波形,并用频率计测量Vv的频率 fv。先调节信号源频率fi fv,使环路失锁。然后,缓慢地调节信号源频率使fi逐步升高, 注意观察Vi和Vv的波形,用频率计测出Vi和Vv刚刚进入同步状态(Vi和Vv同为稳 定的,形状清晰的波形)时所对应的频率fi(与fv相等),记为fi1,继续升高行,直至 Vi和Vv刚刚脱离同步状态(Vi为不稳定的、模糊不清的波形)时所对应的fi,记为fi2。 再反
4、方向调节fi,使之逐步降低,直至Vi和Vv又重新刚刚进入同步状态,测出此时的 fi,记为fi2,接着继续降低行,直至Vi和Vv又重新脱离同步状态,测出此时的fi,记 为 fi1。如右图所示,环路的同步带和捕捉带分别为:fH = fi2 - filfP = / i2 - f il实验中测出 fi2=13422KHZ,fi1=199KHZ,f i2=9235KHZ,f i1=26.78KHZ 由此可算的:f =134.22-1.99=132.23KHE,f =92.35-26.78=65.57KHZ。第二部分PLL应用实验, PLL频率合成器实验频率合成器的基本原理如图6图6基本原理:当PLL进入
5、锁定状态时,PD的两个输入信号的频率一定精确相等。否则LPF一定会产生一个电压改变VCO的振荡频率,最终使f.=Nfi。我们通过改变N就可以获得各种不同的精确的信号输出。一)1KHZ标准信号源的制作1. 用CMOS与非门和4M晶体组成4MHz振荡器 如右图7,有分布电容的存在,所以不用接电 容,F1、F2、F3 用的是 CD4069。2,测CD4518的波形图如下:步骤:1,输入的CP信号(必须为CMOS信号);2,用示波器的频道2调整到下降沿触发状态,固定测Q4,以其为示波器的同步触发源.3,频道1分别测试其他信号CP,Q1,Q2,Q3,它们的波形如下:CP liH-:ll!L:li!iQ1
6、Q2Q3Q4 3,用2片CD4518组成一个4000分频器,也是1个四分频器,3个十分频器说明:从上面的波形图可以看的出来 四分频器的输出可以从Q2脚输出,同时要把Q3 脚和R脚相连,计数从0-3后,Q3输出高电平清0,十分频器可以直接从Q4脚引出。把 他们相连如下图,当输入一个4MHz晶振信号时,从第二片的14脚出来的就是一个标准 的1KHz信号。VDDVDD40分频输出4000分频输出400分频输出二)用一片CD4017做分频器组成2-9KHZ的频率合成器1. 测CD4017的工作波形图1, 输入的CP信号(必须为CMOS信号);2, 用示波器的频道2调整到上升沿触发状态,固定测Q0,以其
7、为示波器的同步触发源.3, 频道1分别测试其他信号CP,Q0, Q1,Q2,Q3, Q4,Q5,Q6, Q7,Q8,Q9它们的波形如下:CPQ6,Q7-Q8Q92. 如下图接好电路,将CP (14)作为输入端,R (15)分别接2, 3, 4, 5, 6, 7, 8, 端则4017就成了二、三-九的分频器了。晶振16 139lKHz1440464*3 116 75 81.单片CD4522频率合成器316141540178132 47 10 1 56 9 11UoCD4522是可预置数的二一十进制的减计数器,拨盘开关为BCD码开关。电路图如下,代替上图的4047部分就可以组成1-9KHZ的频率合
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 厦门大学电子 工程系 厦门大学 电子
链接地址:https://www.31ppt.com/p-5078460.html