微机原理与接口技术PPT电子课件教案第5章 存储系统.ppt
《微机原理与接口技术PPT电子课件教案第5章 存储系统.ppt》由会员分享,可在线阅读,更多相关《微机原理与接口技术PPT电子课件教案第5章 存储系统.ppt(81页珍藏版)》请在三一办公上搜索。
1、第5章 存储系统,外部存储接口,外部存储设备,本章主要内容,微型机的存储系统、分类及其特点 微机系统中存储器的体系结构 存储器扩展技术 高速缓存,现代微机系统的存储器层次结构,存储器是用来存储信息的部件。存储器的三级结构:Cache容量小(几百KB),速度与CPU相当主存容量大(256MB512MB),速度比Cache慢外存容量大(4080GB),速度慢,微型机的存储系统,Cache存储系统解决速度问题虚拟存储系统解决容量问题,高速缓冲存储器(快存)主存储器(内存),主存储器(内存)磁盘存储器(外存),存储器的层次结构,微机拥有不同类型的存储部件(多层/多级结构),由上至下容量越来越大,但速度
2、越来越慢。,寄存器堆,高速缓存,主存储器,联机外存储器,脱机外存储器,快,慢,小,大,容量,速度,CPU内核,两大类内存、外存,内存/主存存放当前运行的程序和数据。特点:存取速度快、容量小、随机存取、CPU可直接访问。材料:通常由半导体存储器构成。分类:RAM、ROM。外存/辅存存放非当前使用的程序和数据。特点:存取速度慢、容量大、顺序存取/块存取、需调入内存后 CPU才能访问。材料:通常由磁、光存储器构成,也可以由半导体存储器构成。分类:磁盘、磁带、CD-ROM、DVD-ROM、固态盘、U盘。,存储器性能指标,【存储容量】是存储器系统的首要性能指标,因为存储容量越大,则系统能够保存的信息量就
3、越多,相应计算机系统的功能就越强;【存取速度】直接决定了整个微机系统的运行速度,因此,存取速度也是存储器系统的重要的性能指标;【存储器成本】也是存储器系统的重要性能指标。,内存/主存储器的分类,内存/主存储器,随机存取存储器Random Access Memory(RAM)特性:能读能写、挥发 作用:存放编写的程序和数据只读存储器Read Only Memory(ROM)特性:只能读不能写、不挥发 作用:存放固定的程序和数据,5.2 随机存取存储器(RAM),要求掌握:SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接存储器扩展技术,一、静态存储器(SRAM),材料:用双稳态触发器
4、存储信息。特点:速度快(5ns)、不需刷新、外围电路比较 简单、但集成度低(存储容量小,约1Mbit/片)、功耗大。应用:在PC机中,SRAM被广泛地用作高速缓冲 存储器Cache。容量与地址线数关系:对容量=M*N的SRAM芯片,其地址线数=2M;数据线数=N。反之,若SRAM芯片的地址线数为K,则可以推断其单元数为2K个。,基本存储电路-6管静态存储电路:存储1个二进制位,(a)六管静态存储单元的原理示意图(b)六管基本存储电路,典型SRAM芯片,Intel CMOS RAM芯片 2114611662326264621286225662512(1K 4 2KB 4KB 8KB 16KB 3
5、2KB 64KB)其中 6264容量=8KB=8K8=213 8=(29 24)8 说明:13根地址线(9根X向,4根Y向),8根数据线,还需片选线、读写线和电源线。下面将介绍2114芯片,Intel2114静态存储器芯片的内部结构框图,二、动态随机存储器DRAM,材料:DRAM是靠MOS电路中的栅极电容来存储信息的。由于电容上的电荷会逐渐泄漏,需要定时充电以维持存储内容不丢失(称为动态刷新),所以DRAM需要设置刷新电路,相应外围电路就较为复杂。刷新定时间隔:一般为几ms 特点:是集成度高(存储容量大,可达1Gbit/片以上),功耗低,但速度慢(10ns左右),需要刷新。应用:非常广泛,如微
6、机中的内存条、显卡上的显存几乎都是用DRAM制造的。注意:DRAM与SRAM的异同,数据以电荷形式存于电容器上,三极管作为开关。(1)写入时,字选择线为 1,T1导通,C充电/放电;(2)读出时,字选择线为 1,电容C上电荷通过T1送到数据线上,经放大,送出;(3)需刷新,逐行进行(行选1时选中,内部进行,刷新放大器读出再重写C,不改变C原来状态)。刷新周期通常为2ms8ms,刷新电路做在片外/片或模块内,DRAM的基本存储电路,常见DRAM的种类:(1)SDRAM它在1个CPU时钟周期内可完成数据的访问和刷新,即可与CPU的时钟同步工作。SDRAM的工作频率目前最大可达150MHz,存取时间
7、约为510ns,最大数据率为150MB/s。(2)RDRAM由Rambus公司所开发的高速DRAM。其最大数据率可达1.6GB/s。(3)DDR DRAM是对SDRAM的改进,它在时钟的上升沿和下降沿都可以传送数据,其数据率可达200800 MB/s。RAM的3个特性:(1)可读可写 非破坏性读出,写入时覆盖原内容。(2)随机存取 存取任一单元所需的时间相同。(3)易失性(挥发性)当断电后,存储器中的内容立即消失。,2164A的内部结构,256,X向Y向,如何实现X向地址和Y向地址的分时传送?,2164A引脚与逻辑符号,8,三种操作,(1)数据读出(2)数据写入(3)刷新:将存放于每位中的信息
8、读出再照原样写入原单元的过程,Intel 2164A读操作的时序,Intel 2164A写操作的时序,Intel 2164A读-修改-写操作的时序,Intel 2164A唯 有效刷新操作的时序,5.3 只读存储器(ROM),掩模 ROM一次性可写 PROM可读写ROM,分 类,EPROM(紫外线擦除)EEPROM(电擦除)Flash ROM(快速闪存),掩膜式只读存储器ROM由MOS管组成掩膜式只读存储器的结构,存储器的组成结构,(1)基本存储单元一个基本存储单元可以存放一位二进制信息,其内部具有两个稳定的且相互对立的状态,并能够在外部对其状态进行识别和改变。不同类型的基本存储单元,决定了由其
9、所组成的存储器件的类型不同。,(2)存储体一个基本存储电路只能存储一个二进制位。将基本的存储电路有规则地组织起来,就是存储体。存储体又有不同的组织形式:-将各个字的同1位组织在一个芯片中,如:8118 16K*1(DRAM)-将各个字的 4位 组织在一个芯片中,如:2114 1K*4(SRAM)-将各个字的 8位 组织在一个芯片中,如:6116 2K*8(SRAM)。,单译码方式双译码方式,(3)地址译码电路的译码方式-以6根地址线为例,选择线16条,选择线64条,(4)片选与读/写控制电路 片选信号可以实现芯片的选择,片选信号一般由地址译码器的输出及一些控制信号来形成,而读/写控制电路则用来
10、控制对芯片的读/写操作。(5)I/O电路 I/O电路位于系统数据总线与被选中的存储单元之间,用来控制信息的读出或写入,必要时,还可包括对I/O信号的驱动及放大处理功能。,(6)集电极开路或三态输出缓冲器 为了扩充存储系统容量,常常需要将几片RAM芯片的数据线并联使用或与双向的数据线相连,这就要用到集电极开路或三态输出缓冲器。(7)其他外围电路 对不同类型的存储器系统,有时还专门需要一些特殊的外围电路,如动态RAM中的预充电及刷新操作控制电路等。,CPU与M连接时的几点考虑:,1.CPU总线的负载能力 系统总线一般能带1几个TTL负载。系统总线需驱动隔离时,DB要双向驱动,AB与CB则单向驱动,
11、驱动器的输出连至M或其他电路。下面仅考虑不需驱动。2.CPU总线时序与M的读写时序的配合 高速CPU与低速M间的速度若不匹配,应在CPU访问M的周期内插入等待脉冲TW。下面仅考虑两者匹配,3.存储器的地址分配和片选问题 由于M芯片的容量是有限的,微机中M的总容量一般远大于M芯片的容量,因此,M往往由多片M芯片组成,在CPU与M芯片之间必须设有片选择译码电路,一般由CPU的高位地址译码产生片选,而低位地址送给存储器芯片的地址输入端,以提供存储芯片内部的行、列地址。CPU的DB有8、16、32、64位等几类,相应M的结构分为单体、2体、4体、8体等。CPU与M连接时,M是单体结构还是多体结构。下面
12、先仅考虑两者D相等。4.控制信号的连接,存储器芯片的扩展,译码电路 作用:将输入的一组二进制编码变换为一个特定的控制信号,即:将输入的一组高位地址信号通过变换,产生一个有效的控制信号,用于选中某一个存储器芯片,从而确定该存储器芯片在内存中的地址范围。组成:它可用普通的逻辑芯片或专门的译码器实现。存储器地址译码方法:根据存储器的片选信号译码(1)线选法:从高位选择几条地址线(2)全译码法:高位全部参加译码(3)部分译码:高位地址线部分参加译码,(1)全译码法 片内寻址未用的全部高位地址线都参加译码,译码输出作为片选信号。全译码的优点是每个芯片的地址范围是唯一确定,而且各片之间是连续的。缺点是译码
13、电路比较复杂。(2)部分译码 用片内寻址外的高位地址的一部分译码产生片选信号。部分译码优点是较全译码简单,但缺点是存在地址重叠区。(3)线选法 高位地址线不经过译码,直接(或经反相器)分别接各存储器芯片的片选端来区别各芯片的地址。它的优点是电路最简单,但缺点是也会造成地址重叠,且各芯片地址不连续。,三种译码方式特点,全地址译码,用全部的高位地址信号作为译码信号,使得存储器芯片的每一个单元都占据一个唯一的内存地址。,存储器芯片,译码器,低位地址,全部高位地址,全部地址,片选信号,A0,Ax,存储器芯片,优点是每个芯片的地址范围是唯一确定,而且各片之间是连续的。缺点是译码电路比较复杂。,全地址译码
14、例,6264芯片的地址范围:A19A13 A12A0 A19A13 A12A01111000000 1111000111=F0000 H F1FFF H,A19,A18,A17,A16,A15,A14,A13,&,1,A12A0,D7D0,高位地址线全部参加译码,6264,A12A0,D7D0,0,1,1,1,1,1,0,0,0,部分地址译码,用部分高位地址信号(而不是全部)作为译码信号,使得被选中得存储器芯片占有几组不同的地址范围。,存储器芯片,译码器,低位地址,部分高位地址,全部地址,片选信号,A0,Ax,存储器芯片,部分译码较全译码简单,但存在地址重叠区。,部分地址译码例,同一物理存储器
15、占用两组地址:F0000HF1FFFH B0000HB1FFFH A18不参与译码(A18=1/0=x),A19,A17,A16,A15,A14,A13,&,1,到6264CS1,0,0,0,1,1,1,1,0,A19A18 A17A13 A12A0 1 1/0 1 1 0 0 0 0 0 1 1,=F0000HF1FFFH 或 B0000HB1FFFH,此例使用高5位地址作为译码信号,从而使被选中芯片的每个单元都占有两个地址,即这两个地址都指向同一个单元。,使用译码器的应用举例,将SRAM 6264芯片与系统连接,使其地址范围为:38000H39FFFH和78000H79FFFH。选择使用7
16、4LS138译码器构成译码电路,Y0G1 Y1G2A Y2G2B Y3Y4A Y5B Y6C Y7,片选信号输出,译码允许信号,地址信号,(接到不同的存储体上),74LS138逻辑图:,74LS138的真值表(注意:输出低电平有效)可以看出,当译码允许信号有效时,Yi是输入A、B、C的函数,即 Y=f(A,B,C),1,1,1,1,1,1,1,1,X X X,其 他 值,0,1,1,1,1,1,1,1,1 1 1,1 0 0,1,0,1,1,1,1,1,1,1 1 0,1 0 0,1,1,0,1,1,1,1,1,1 0 1,1 0 0,1,1,1,0,1,1,1,1,1 0 0,1 0 0,1
17、,1,1,1,0,1,1,1,0 1 1,1 0 0,1,1,1,1,1,0,1,1,0 1 0,1 0 0,1,1,1,1,1,1,0,1,0 0 1,1 0 0,1,1,1,1,1,1,1,0,0 0 0,1 0 0,Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0,C B A,G1 G2A G2B,应用举例(续):,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,D0D7,G1,G2A,G2B,C,B,A,&,&,A19,A14,A13,A17,A16,A15,+5V,Y0,下图中A18不参与译码,故6264的地址范围为:,=38000H39FFFH或
18、78000H79FFFH,6264,138,CPU系统,1,0,0,0,0,0,1,1,1,0/1,1/0,0,Y7,可接其它存储芯片,A19A18 A17A13 A12A00 0/1 1 1 1 0 0 0 0 1 1,线选地址译码,高位地址线不经过译码,直接(或经反相器)分别接各存储器芯片的片选端来区别各芯片的地址。,存储器芯片,低位地址,高位地址,全部地址,片选信号,A0,Ax,存储器芯片,也会造成地址重叠,且各芯片地址不连续。,全译码示例,部分译码示例,线选译码示例,切记:A14 A1300的情况不能出现00000H01FFFH的地址不可使用,存储器扩展技术,位扩展 扩展每个存储单元的
19、位数(扩展宽度)字扩展 扩展存储单元的个数(扩展长度)字位扩展 两者的综合(扩展宽度和长度),用多片存储芯片构成一个需要的内存空间,它们在整个内存中占据不同的地址范围,任一时刻仅有1片(或1组)被选中。,假设扩展同种芯片,则需要的芯片:总片数总容量/(容量/片),位扩展,字扩展,字位扩展,位扩展,存储器芯片的存储容量等于M N:单元数M(=2K)每单元的位数N当构成内存的存储芯片的字长 内存单元的字长时,就要进行位扩展,使每个单元的字长满足要求。8088/8086的内存单元的字长=8/16。,字节数,字长,位扩展,位扩展例1:用1K4的2114芯片构成lK8的存储器系统。,(1)多个位扩充的存
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机原理与接口技术PPT电子课件教案第5章 存储系统 微机 原理 接口 技术 PPT 电子 课件 教案
链接地址:https://www.31ppt.com/p-2227017.html