《微型计算机CPU》PPT课件.ppt

1,第3章 微型计算机的CPU,2,第3章 微型计算机的CPU,教学提示：微处理器是组成个人计算机（PC机）的核心部件，微处理器的性能直接决定PC机的性能。本章介绍微型计算机的CPU-微处理器基本知识。主要介绍微处理器原理与组成，8086微处理器的结构、功能、总线时序及与存储器的连接，特别是Pentium微处理器的结构和功能。教学目标：掌握8086微处理器的基本结构、原理和功能，掌握Pentium微处理器的结构特点和功能特点。学习完这些内容后，对微处理器的基本结构、原理将会有一个比较全面的了解。,3,第3章 微型计算机的CPU,3.1 微处理器的原理与组成3.2 8086微处理器 3.3 Pentium微处理器,4,3.1 微处理器的原理与组成,微处理器的基本结构3.1.2 微处理器的工作原理,5,3.1 微处理器的原理与组成,微处理器是微型计算机的CPU，微处理器的性能直接决定微型计算机的性能。微处理器是指采用大规模集成电路技术，将具有运算器和控制器功能的电路及相关电路集成在一片芯片上的大规模或超大规模集成电路。,6,3.1.1 微处理器的基本结构,1.微处理器的物理结构 早期的微处理器，例如Intel 8086，制造工艺为0.30m，内含2.9万多个晶体管，双列直插式封装，40个引脚。现在的 Pentium4微处理器，主频达3.0GHz、制造工艺为0.13m，达5500多万个晶体管，集成度大大提高。总线的宽度也大大加宽，微处理器性能也大大提高。下图是Intel 8086微处理器,“制造工艺”是指生产CPU时，加工各种电路和电子元件、制造导线、连接各个元器件的工艺过程。通常其生产的精度以微米（m）来表示（1微米等于千分之一毫米）。制造工艺的微米是指集成电路内电路与电路之间的距离。精度越高，生产工艺越先进，在同样的材料中可以制造更多的电子元件，连接线也越细，CPU的集成度越高，CPU的功耗也越小。,图3.1,7,3.1.1 微处理器的基本结构,2.微处理器的硬件组成微处理器芯片上集成有控制器、运算器、寄存器以及连接它们的内部总线等部件。运算器是计算机对数据进行加工处理的部件，具有算术运算和逻辑运算功能。控制器负责对程序规定的控制信息进行分析、控制，协调输入、输出操作或内存访问。寄存器是微处理器内部的暂时存储单元。各部件之间通过内部总线交换信息 3微处理器的功能部件总线接口部件、高速缓存（Cache）部件、取指译码部件、指令缓冲池部件、调度执行部件、结果回退部件、寄存器组部件等。如图3-1所示。4微处理器的特点 1)集成度高、体积小、功耗低。2)功能部件集成在芯片上，安装容易、可靠性高。3)标准化、系列化产品，用户使用方便。目前用于个人计算机（PC机）CPU的微处理器是32位和64位微处理器。,8,3.1.1 微处理器的基本结构,图3-微处理器的功能部件,返回,图3.2,9,3.1.2 微处理器的工作原理,微处理器的工作过程就是执行程序的过程，而执行程序就是逐步执行一条条指令的过程。微处理器在执行一条指令时，主要将它分解成以下几个步骤去完成：取指令 控制器发出信息从存储器取一条指令。指令译码 指令译码器将取得的指令翻译成起控制作用的微指令。取操作数 如果需要操作数则从存储器取得该指令的操作数。执行运算 CPU按照指令操作码的要求，通过执行微指令，对操作数完成规定的运算处理。回送结果 将指令的执行结果回送内存或某寄存器中。微处理器的操作是周期性的，即取指令，指令译码，取操作数，再取指令,周而复始地进行。这一系列操作步骤是精确的按照时序进行的，因此微处理器需要一个时序电路。时序电路受控于晶体振荡电路所生成的标准振荡脉冲信号，一旦机器加电，时序电路便连续不断产生发出的时钟信号。,10,3.2 8086微处理器,8086由是Intel公司于1978年设计并生产出X86系列的第一代微处理器，数据总线为16位。8088是继8086之后开发的外部数据总线为8位的适用于PC机的一种微处理器。,11,3.2 8086微处理器,3.2.1 8086/8088微处理器结构 3.2.2 8086的总线时序 3.2.3 8086最小模式与最大模式及其系统配置 3.2.4 8086存储器系统,12,3.2.1 8086微处理器结构,1.8086/8088的主要特征8086采用HMOS(即高密度金属氧化物半导体工艺)工艺制造，内含29 000多个晶体管，采用双列直插式封装，有40个引脚，采用单个+5V电源供电，时钟频率为5 10MHz。主要特性有：16位数据总线(8088外部数据总线为8位)。20位地址总线，其中低16位与数据总线复用，可直接寻址1MB存储器空间。16位端口地址线可寻址64K个I/O端口。(I/O设备中与主机可交换数据的寄存器称为I/O端口)7种基本寻址方式，有99条基本指令，具有对字节、字和字块进行操作的能力。可处理内部软件和外部硬件中断，中断源多达256个。支持单处理器和多处理器系统工作。,13,3.2.1 8086微处理器结构,2.8086 微处理器引脚及功能8086 微处理器引脚如图3-3所示。,图3.3,返回,14,3.2.1 8086微处理器结构,引脚说明如下：1地址/数据总线AD0AD15：三态输出引线。传送地址时为三态输出，传送数据时为双向三态输入/输出。（三态：是指总线输出可以有三个状态：高电平、低电平和高阻状态。当处于高阻状态时，该总线在逻辑上与所有连接负载断开。）2其他引脚说明：ALE：地址锁存(注)允许信号，三态输出控制信号，高电平有效。RD：读选通输出信号(三态)，低电平有效。该信号有效时，表示CPU进行存储器读或I/O读READY：准备就绪输入信号，高电平有效。当被访问的存储器或IO端口无法在CPU规定的时间内完成数据传送时，应使READY信号处于低电平，这时CPU进入等待状态。INTR：可屏蔽中断请求输入信号，高电平有效。CPU在每条指令的最后一个时钟周期采样INTR信号，若发现INTR引脚为高电平，同时CPU内部中断允许标志IF=1，CPU就进入中断响应周期。TEST：可用WAIT指令对该引脚进行测试的输入信号，低电平有效。当执行WAIT指令时，每隔5个时钟周期，CPU就对TEST信号进行采样。若它为高电平，就使CPU重复执行WAIT指令而处于等待状态，一直到它变为低电平时，CPU才脱离等待状态，继续执行下一条指令。,15,3.2.1 8086微处理器结构,NMI：非屏蔽中断输入信号，边沿触发，正跳变有效。该请求不能被软件屏蔽，只要引脚上出现从低电平到高电平的变化，CPU在现行指令结束后响应中断。RESET：CPU的复位输入信号，高电平有效。复位信号引起CPU立即结束现行操作，重新开始启动。INTA：CPU输出的中断响应信号，是CPU对外部输入的INTR中断请求信号的响应。HOLD：总线保持请求输入信号，高电平有效，用于设备向CPU提出总线保持请求。HLDA:总线保持响应输出信号，表示CPU已接收HOLD的请求使用总线信号，若CPU同意使用总线，则发出此信号表示响应HOLD的请求。CLK：时钟信号输入端。CLK为CPU和总线控制提供定时基准。VCC：5V电源输入引脚。GND：接地端。,16,3.2.1 8086微处理器内部结构,38086 微处理器内部结构 8086微处理器的内部结构如图3-3所示，整体由执行部件EU和总线接口部件BIU两大部分组成，和一般的计算机中央处理器相比较，8086的EU相当于运算器，BIU则类似于控制器。,图3.4,返回,17,3.2.1 8086微处理器结构,（1）执行部件EU 执行部件EU主要由算术/逻辑运算单元、标志寄存器、通用数据寄存器组、专用寄存器组和EU控制电路等组成，是进行数据处理、加工和有效地址计算的部件，即完成指令译码和执行指令操作。算术/逻辑运算单元(ALU)算术/逻辑运算单元是一个16位的运算器，可完成8位、16位二进制算术和逻辑运算，也可按指令的寻址方式计算寻址存储器所需的16位偏移量。标志寄存器标志寄存器是一个16位的寄存器，反映CPU运算的状态特征和存放某些控制标志。8086使用了其中的9位，其中6个标志位用来反映CPU的运行状态信息，3个控制标志位用来控制CPU的操作，由程序进行置位和复位。,18,3.2.1 8086微处理器结构,6个标志位是：CF 进位标志。当执行一个加法(或减法)运算使最高位产生进位(或借位)时，CF为1；否则为0。此外循环指令影响CF。PF 奇偶标志。当指令执行结果的低8位中含有偶数个1时，PF为1；否则为0。AF 辅助进位标志，又称半进位标志。当执行一个加法(或减法)运算时，如果运算结果的低4位向高4位有进位(或借位)则AF为1；否则为0。ZF 零标志。若当前的运算结果为零时ZF=1；否则ZF=0。SF 符号标志。它和运算结果的最高位相同。OF 溢出标志。当补码运算有溢出时OF=1；否则为OF=0。,标志寄存器,19,3.2.1 8086微处理器结构,3个控制标志位是：TF 跟踪(陷阱)标志。为方便程序调试而设置。若TF置1，8086处于单步工作方式；否则将正常执行程序。IF 中断允许标志。用来控制可屏蔽中断的响应。DF 方向标志。用来控制数据串操作指令的步进方向。若DF置1，则串操作过程中地址会自动递减；否则自动递增。,20,3.2.1 8086微处理器结构,数据寄存器 8086通用寄存器中有4个16位的数据寄存器AX、BX、CX、DX，用于暂存计算过程中所用到的操作数及结果。数据寄存器可作为16位，也可作为8位数据寄存器使用。当用作16位时，称为AX、BX、CX、DX。当用作8位时，AH、BH、CH、DH存放高位字节，AL、BL、CL、DL存放低位字节，这样，4个16位寄存器就可当作8个8位寄存器来使用。4个16位的数据寄存器除用作通用寄存器外，还有各自的专门用途：AX在算术运算中用做累加器；BX在计算存储器地址时常用做基址寄存器；CX在串操作指令及循环中用做计数器；DX在乘除指令中做辅助累加器，在I/O指令中做地址寄存器。,21,3.2.1 8086微处理器结构,专用寄存器 8086提供了4个专用寄存器，即基数指针寄存器BP、堆栈指针寄存器SP、源变址寄存器SI和目的变址寄存器DI。SP和BP是用来指示存取位于当前堆栈段中的数据所在的偏移地址，变址寄存器SI和DI用来存放当前数据段的偏移地址。EU控制电路 EU控制电路负责从BIU的指令队列缓冲器中取指令，并对指令译码，根据指令要求向EU内部各部件发出控制命令，以完成各条指令规定的功能。,22,图3.5 8086CPU的内部寄存器,23,3.2.1 8086微处理器结构,（2）总线接口部件BIU由地址加法器、段寄存器、16位指令指针IP、指令队列缓冲器、总线控制电路组成。地址加法器 8086有20条地址线，有能力直接寻址1MB的存储器物理空间。8086内部的ALU能进行16位运算，有关地址的寄存器也都是16位的，因而8086对地址的运算也只能是16位，不能直接寻址1MB空间。为了能对1MB内存空间寻址，8086引入了存储器地址分段技术，就是把1MB的内存空间划分成若干逻辑段（16个），每个段的大小可达64KB。段内地址连续，段与段之间相互独立，可以分别寻址。起始地址必须能被16整除，即二进制表示的20位地址中的低4位为0。段地址是指每一段的起始地址的高16位。段地址存放在段寄存器CS、DS、SS或ES中。段内偏移地址是指在段内相对于段起始地址的偏移值，由IP、SP、BP、SI、DI以及指令中所提供的位移量来确定。,24,3.2.1 8086微处理器结构,在1MB的存储器中，每一个存储单元都有一个惟一的20位地址，称为存储单元的物理地址。CPU与存储器交换数据时所使用的地址就是物理地址。20位的物理地址由16位段地址和16位偏移地址生成，形成过程是将16位段地址左移4位再加上偏移地址。右图是8086物理地址的形成过程。图3.4中地址加法器,图3.6,25,3.2.1 8086微处理器结构,段寄存器 8086的BIU设有4个段寄存器。代码段寄存器(CS)存放的是当前执行程序所在代码段的段基址。数据段寄存器(DS)存放的是程序当前使用的数据段的段基址。堆栈段寄存器(SS)用来存放程序当前使用的堆栈段的段基址，堆栈操作的数据就在这个段中。附加段寄存器(ES)用来存放程序当前使用的附加段的段基址。图3.4,26,3.2.1 8086微处理器结构,16位指令指针IP16位指令指针IP用来存放将要取出的指令在现行代码段中的偏移地址。它与CS组合使用，才能确定下一条指令存放单元的物理地址。指令队列缓冲器8086的指令队列为6个字节，在EU执行指令的同时，从内存中取出下面一条或几条指令，取来的指令依次存放在指令队列中，它们按“先进先出”的原则存放，并按顺序被取到EU中执行。这实际上是指令流水线的雏形。总线控制电路总线控制电路将8086的内部总线和外部总线相连，是8086与内存单元和I/O端口进行数据交换的必经之路。它包括16条数据总线、20条地址总线和若干条控制总线，CPU通过这些总线与外部设备取得联系，从而形成各种规模的8086微型计算机系统。图3.4,27,3.2.2 8086的总线时序,在微机系统中，CPU是在时钟信号控制下，按节拍有序地执行指令序列。从取指令开始，经过分析指令、对操作数寻址，然后执行指令、保存操作结果，这个过程称为指令执行周期。在一个指令执行周期中，通过总线进行一次对存储单元或I/O端口读或写的操作过程称为总线周期。8086系统总线周期由四个时钟组成（T1T4），需要时还要加入数量不定的等待周期（Tw）。若在完成一个总线周期后不发生任何总线操作，则填入空闲状态时钟周期（Ti）；若存储器或I/O端口在数据传送中不能以足够快的速度作出响应，则在T3与T4间插入一个或若干个Tw,28,1.读周期的时序:读周期时序如图 3-7a 所示。一个基本的存储器读周期由四个T状态组成。,图 3-7a读周期时序,29,T1状态：IO/信号有效，确定是读内存或是I/O；A19S6A16/S3、A15A8、AD7AD0线上出现20位地址；ALE有效，地址信息被锁存到地址锁存器8282中。T2状态：地址信号消失，地址总线 AD15AD0 进入高阻状态，为读入数据作准备。信号变为低电平，和DT/一起作为收发器8286的选通信号，打开它的接收通道，使数据线上的信息得以通过它传送到CPU。T3状态：若存储器和外设速度足够快，此时CPU接受数据。Tw状态：在存储器和外设速度较慢时，还要在T3和T4之间插入一个或几个Tw。在TW状态8088的控制和状态信号不变。如图 3-7b 所示。T4状态：CPU对数据总线采样，获取数据。,30,图 3-7b 有TW的读周期时序,31,2.写周期的时序:写周期时序如图3-8 所示，它也由四个T状态组成。写周期和读周期的时序基本类似。不同的是：,图 3-8 写周期时序,32,在T2状态，CPU往数据总线AD15AD0发出数据。在T2状态，信号有效，进行写入。(为写信号)DT/在整个写周期输出高电平，它和=0相配合，选通收发器8286的发送通道，使AD15AD0的数据得以通过它发送到数据线上。具有TW状态的写周期时序与具有TW状态的读周期时序类似。,33,3.2.3 8086最小模式与最大模式,8086是一种使用灵活的高性能微处理器，它既可以用单个处理器组织一个小规模系统，也可以联合几个微处理器组织较大规模的系统。显然，这两种系统所要求的控制信号是不同的，现有的40个引脚也难以同时满足这种要求。在8086 CUP的引脚中（图3.3），有一个MNMX引脚，用来控制2431脚的复用，当MN MX接Vcc(+5V)时，处理机选择最小模式工作，从2431脚的功能如前面所述。如果MN接地，处理器被置成最大模式工作，则2431脚的功能如每个脚旁括号内的文字所注。为便于查阅，将这些引脚名称列于表3-3中。,34,3.2.3 8086最小模式与最大模式,表3.1 模式复用的引脚定义(低电平有效信号的样式),35,3.2.3 8086最小模式与最大模式,1.8086最小模式的典型结构 图3.9是8086作为最小模式运用时的典型系统结构。这个结构中使用8282作为地址锁存器，因为地址一共有20条，所以需要三个锁存器，锁存的时机直接由ALE信号控制。应与地址线一样进行锁存，它也只是在T1周期内有效。数据收发器8286起到对数据信号的缓冲和驱动的作用。图3.9还画出了8086的时钟供给方式，它由一个专用的时钟发生器8284A产生15MHz的振荡，经三分频供给8086的CLK端以提供标准时钟(5MHz)。同时，8284A还对复位和就绪信号实现内部的时钟同步，然后才实施对8086的控制。,36,3.2.3 8086最小模式与最大模式,图3-9 8086最小模式典型结构注意：最小模式的特点是系统中的全部控制信号直接由8086提供。,图3-9,37,3.2.3 8086最小模式与最大模式,图3.10是8086最大模式时的系统基本结构。注意：最大模式与最小模式相比，最明显的不同是系统中的全部控制信号不再由8086直接提供，而是由一个专用的总线控制器8288提供。,图3.10,38,3.2.3 8086最小模式与最大模式,三条状态线S0、S1、S2直接作为8288总线控制器的输入，经译码后产生7个控制信号。状态线的组合情况如表3.2所示。,39,3.2.4 8086存储器系统,1.8086存储器接口 在8086最小模式系统和最大模式系统中，8086可寻址的最大存储空间为1MB。但是，8086最小模式系统和最大模式系统的配置是不一样的。8086最大模式系统中增设了一个总线控制器8288和一个总线仲裁器8289，因而8086存储器系统的接口在这两种模式中是不同的。,40,3.2.4 8086存储器系统,图3.11是8086最小模式系统的存储器接口框图。寻址存储单元的信号由多路复用的地址数据总线AD15AD0、地址线A19A16和总线高位有效信号BHE提供。存储器的控制信号ALE、RD、WR、IO/M、DTR和DEN直接由8086产生。,41,3.2.4 8086存储器系统,图3.11 8086最小模式系统的存储器接口框图,图3.12 8086最大模式系统存储器接口框图,42,3.2.4 8086存储器系统,图3.12 是 8086最大模式系统存储器接口框图8086给8288发送总线状态信息，8288将这三位标识总线周期类型的状态信号译码，产生读写信号MRDC、MWRC、AMWC、以及控制信号ALE、DT/R、DEN。由此可见，在最大模式系统中，8288代替8086产生存储器接口的大多数定时和控制信号，仅BHE和RD信号仍然由8086提供。,43,3.2.4 8086存储器系统,2.8086存储器空间的使用 在8086存储器系统中，20位地址总线的最大寻址存储空间是220B。其地址范围为00000FFFFFH。8086寻址的1MB存储器空间可以分成两个512KB的存储体：一个存储体包含偶数地址，另一个存储体包含奇数地址。任何两个连续的字节可以作为一个字来访问，其中一个字节必定来自偶地址存储体，另一个必定来自奇地址存储体。地址值较低的字节是低位有效字节，地址值较高的字节是高位有效字节。,44,3.2.4 8086存储器系统,为了有效地使用存储空间，一个字可以存储在以偶地址或奇地址开始的连续的两个字节单元中。地址的最低有效位A0决定了字的边界。如果A0是0，则字存放在偶地址边界上，其低8位有效字节存储于偶地址单元中，高8位有效字节存储于相邻的奇地址单元中。同理，如果A0是1，则字是存放在奇地址边界上。对所有位于偶地址边界上的字节或字的访问，8086只需一个总线周期就能完成；而对于在奇地址边界上的字的访问，8086需要花两个总线周期才能实现。,45,3.2.4 8086存储器系统,8086的1MB存储空间安排如图3.13所示。从图中可知，1MB存储空间的最高和最低区域是留给某些特殊的处理功能使用的。如存储单元00000000FFH共128个字节用于存放Intel保留的32种中断矢量；FFFF0FFFFFH共16个字节用于存放启动程序。8086应用系统不能把这些区域改作其他用途，否则会使系统与未来Intel产品不兼容。除此以外，ROM和RAM可位于1MB存储空间的任何位置。,46,3.2.4 8086存储器系统,图3.14为8086存储器系统的硬件组织框图。地址A19A1是体内地址，它们并行地连接到两个存储体上；A0和BHE是作为存储体选择信号，它们的组合可以保证8086自由地对两个存储体进行操作。A0的低电平信号表示寻址数据的偶地址字节，允许低位存储体和低8位数据总线交换信息，BHE为低电平有效，允许高位存储体和高8位数据总线交换信息。提示：前面介绍了8086的存储器接口，当8086与存储器系统连接时，还要考虑许多具体问题。例如，CPU总线的负载能力。CPU总线在设计时负载能力都有一定限制。在小型系统中，CPU可直接与存储器相连，而在较大的系统中，必须增加缓冲器和驱动器等。,47,3.2.4 8086存储器系统,图3.14 8086存储器系统的硬件组织框图,48,3.3 Pentium微处理器,继1978年Intel公司设计并生产出第一代微处理器8086之后，1982年到1989年相继推出了第二代微处理器80286，第三代微处理器80386和第四代微处理器80486，1993年推出了新一代高性能32位微处理器 Pentium，形成x86微处理器系列。,49,3.3 Pentium微处理器,3.3.1 从80286到804863.3.2 Pentium微处理器,50,3.3.1 从80286到80486,1.微处理器802861982年，Intel公司推出X86系列的第二代微处理器80286。80286是一种高性能的16位微处理器，向上兼容8086/8088，可以有效地利用8086系列软件。80286具有高效率的任务转换功能，适用于多用户、多任务系统。80286时钟频率由最初的6MHz逐步提高到20MHz。工作时钟多样化，便于组成高性能价格比的系统。采用1.5m工艺，集成了134 000个晶体管，工作频率为6 MHz。80286的数据总线仍然为16位，但是地址总线增加到24位，使存储器寻址空间达到16 MB。在结构上与8086相比，80286内部结构中，除了EU执行单元外，总线接口部件BIU又细分成地址部件(AU)、指令部件(IU)和总线部件(BU)。这四个部件能够并行工作，构成了取指、指令译码和指令执行重叠进行的流水线工作方式，提高了微处理器的处理速度，特别是流水线工作方式形成了现代微处理器一个重要的特征。,51,3.3.1 从80286到80486,2.微处理器80386 1985年，Intel公司首次推出32位结构的80386微处理器，如图3.16所示。80386向上兼容8086和80286的软件。与80286相比，80386是一种灵活的32位微处理器，可以处理8位、16位、32位等多种类型的数据，有8个32位通用寄存器。80386的内部寄存器、数据总线和地址总线都是32位的。通过32位的地址总线，80386的可寻址空间达到4 GB。采用了1.5m工艺，集成了275 000个晶体管。80386开始引入高速缓冲存储器。时钟频率可达16MHz、20MHz和33MHz，持续执行处理速度可高达300 400万条指令秒。80386采用了流水线结构，能并行地完成读取指令、译码、执行和内部管理等功能，总线与外部接口等达到6级并行流水线。,52,3.3.1 从80286到80486,3.微处理器80486 Intel公司于1989年生产出80X86系列的第四代微处理器80486。80486是性能增强的80386。80486的主要特征是运算速度快，比80386快24倍，称之为超级32位CPU。80486处理器集成了125万个晶体管，时钟频率由25MHz逐步提升到33MHz、40MHz、50MHz及后来的100MHz 80486完全兼容80386系列机的结构和软件。与80386相比，80486采用RISC(精简指令集)技术，从而大大加快了指令执行速度，基本指令可在一个时钟周期内完成。80486开始将8 KB的数据和指令混合型高速缓冲存储器和浮点运算部件(FPU)集成在芯片内。内部数据总线宽度为64位，处理速度大大提高。,53,3.3.2 Pentium微处理器,随着超大规模集成电路技术的飞速发展，以及在图形图像处理、语音识别、视频处理、CAD/CAE/CAI及网络软件开发中对高速度、大内存和大流量客户机/服务器的迫切需求，Intel公司于1993年推出了新一代微处理器 Pentium。Pentium是对Intel第五代CPU的统称，Pentium微处理器是一种高性能的32位微处理器，最初的一块Pentium芯片的功能大体相当于两块80486。近十年来，Intel公司又陆续推出了速度更快、性能更高的Pentium第2代(P-II)、第3代(P-III)和第4代(P-IV)产品。目前时钟频率高达3.0 GHz的P-IV已成为当前主流PC 机的通用芯片。Pentium处理器外观如图3.17所示。,54,3.3.2 Pentium微处理器,1.Pentium处理器的特征 Pentium在80486的基础上作了很大改进，不仅增加了片内集成度，而且采用了新的体系结构，其性能更高。其主要特点是:(1)高集成度。片内集成有310万个晶体管。(2)时钟频率高。早期的Pentium为60 MHz或66 MHz，目前已发展到1500 MHz。(3)采用超标量流水线结构，比相同频率的486DX CPU性能提高1倍。(4)数据总线宽度增加。外部数据总线宽度为64位。使用分立的指令cache和数据cache 结构，可以无冲突地同时完成指令预取和数据读写。采用了新型的分页模式。(7)固化常用指令，进一步加快指令的运行。(8)Pentium内部提供了一个分支目标缓冲器，加快了循环操作的速度。(9)重新设计了浮点运算部件，其速度比80486快10多倍。(10)在数据的完整性、容错性和节电性等方面采用了新的设计方法。(11)Pentium的软件在二进制代码级上与80386/80486保持向上兼容，可以在MS-DOS、Windows 95、Windows NT、OS/2、UNIX和Solaris等操作系统下运行。,55,3.3.2 Pentium微处理器,2.Pentium 处理器的发展 为了满足三维图形、图像及多媒体应用程序等可视计算能力的需要，1997年5月Intel公司正式推出Pentium II处理器。Pentium II处理器提供了整数运算、浮点数运算和多媒体等三方面的优异计算能力。Pentium II的优异性能在于它采用动态执行技术与MMX技术、双重独立的总线结构和SEC单边接触封装技术。Intel公司于1999年2月发布的Pentium III芯片Katmai是首次专为用户提高互联网计算能力而设计的微处理器，更好地满足了三维图形、图像及多媒体应用程序等可视计算功能的需要，使用户能够尽享丰富的音频、视频、动画和形象逼真的三维效果。针对不同需求，又推出了移动Pentium III和Pentium III Xeon(至强)处理器。1999年10月Intel正式发布的代号为“Coppermine”的新一代Pentium III处理器，采用0.18m工艺技术，CPU主频达到733 MHz，芯片内集成了2800万个晶体管，体积更小，耗能更低而性能更强，并大幅度提高了浮点运算能力。同样，Pentium III由于增加了MMX指令，其浮点运算和三维处理能力明显增强。,56,3.3.2 Pentium微处理器,Pentium（原名Willamete）处理器则不同，采用全新的内核结构，是Intel公司自1995年推出Pentium Pro处理器以来专门为桌面型电脑设计的新型处理器，是新一代32位处理器。Pentium 处理器具备更高的性能和频率：拥有4200万个晶体管，比Pentium III多了50%；数据传输率可以达到44.8GB/s，几乎是Pentium III 1G的3倍之多；Pentium 管道总线频率高达400MHz，是目前PC133总线的Pentium III的三倍，可以提供高达2.1GB/s的内存通道，远远超过Pentium III 的1.06 GB/sec。Pentium 处理器为因特网、图形处理、数据流视频、语音、3D和多媒体等多种应用模式提供了强大功能，可谓是数字时代的核芯动力，融合众多先进技术的Pentium 处理器，性能全面提升，可同时流畅运行多个程序而速度不减，极大的提高了工作效率。Pentium NetBurst微架构带来更逼真的三维环境、更流畅的动画，同时，极大地加速视频编辑、处理过程，可用于自制家庭电影。,57,各种微处理器之间的比较如表3.4所示,58,Thanks!,