毕业论文基于EDA的出租车计价系统设计abpq.doc

摘 要汽车计价器是乘客与司机双方的交易准则，它是出租车行业发展的重要标志，是出租车中最重要的工具。它关系着交易双方的利益。具有良好性能的计价器无论是对广大出租车司机朋友还是乘客来说都是很必要的。因此，汽车计价器的研究也是十分有一个应用价值的。 随着生活水平的提高，人们已不再满足于衣食住的享受，出行的舒适已受到越来越多人的关注。于是，出租车行业以低价高质的服务给人们带来了出行的享受。但是总存在着买卖纠纷困扰着行业的发展。而在出租车行业中解决这一矛盾的最好方法就是改良计价器。用更加精良的计价器来为乘客提供更加方便快捷的服务。 我国在70年代开始出现出租车，但那时的计费系统大都是国外进口不但不够准确，价格还十分昂贵。随着改革开放日益深入，出租车行业的发展势头已十分突出，国内各机械厂家纷纷推出国产计价器。出租车计价器的功能从刚开始的只显示路程（需要司机自己定价，计算后四舍五入），到能够自主计费，以及现在的能够打一发票和语音提示、按时间自主变动单价等功能。随着城市旅游业的发展，出租车行业已成为城市的窗口，象征着一个城市的文明程度。本文中所用到的VHDL（Very High Speed Integrated Circuit Hardware Description Language）就能解决上述问题，因为本设计就是采用VHDL硬件描述语言作为设计手段，采用自顶向下的设计思路，得到一种出租车计价系统的硬件结构，通过在max+plus2软件中编译和下载测试，得到了仿真波形和关键的设计结果。经过在实验箱上进行硬件测试，证明出租车计价系统具有事先出租车计价器的基本功能。文章首先简述了出租车控制系统的意义和发展现状以及VHDL语言的特点，然后介绍了出租车控系统的设计要求，设计思路，并给出了总体设计框图，通过分析方框图绘出详细的模块电路流程图并写出程序源代码，将代码在max+plus2软件上进行编译仿真，波形基本符合设计要求。关键词：出租车计价器 VHDL语言 max+plus2ABSTRACTAuto meter is both passengers and the driver of the trade standards, it is an important symbol of the taxi industry development, and is the most important tool in the taxi. It relates to the interests of both parties. Have good performance of the taxi driver meter whether friends or passengers alike is very necessary. Therefore, the study is also very car meter is an application value.As standard of living rise, people no longer eat satisfied enjoy comfortable, travel has been more and more people's attention. Hence, the taxi industry with low quality of service has brought people travel to enjoy. But there are always trading disputes bothering industry development. But in the taxi industry to solve this contradiction in the best method is improved on the meter. Use more sophisticated meter to provide more convenient services.Now cities taxi industry has universal meter automatic meter, so the development of technology already entrenched. And some of the smaller cities, but not with the urban construction speed increasingly, a symbol of the taxi trade city appearance will accelerate the development of popularization, the meter is undoubtedly, so future automobile meter market is very promising.China began to appear in the 1970s, but then the taxi billing system mostly imported not only accurate, the price also is very expensive. Along with the reform and opening-up, the taxi industry development momentum has a very prominent, the domestic various machinery manufacturers have domestic meter. The meter taxi from the beginning of the function to display only the driver himself away (after), pricing, and are able to independently rounding billing, and now can play an invoice and audio, according to time independent functions such as price changes. Along with the development of urban tourism industry has become a city, taxi window, a symbol of a city's civilization. In this paper the VHDL (connected with High Speed had done Hardware are Language) can solve the above problem, because of this design is described by VHDL Language as a design method of Hardware, using the top-down design ideas, get a taxi pricing system Hardware structure, software by Max plus2 + compiler and download in the simulation results of the design and key waveforms. After the experiment box on hardware tested prior taxi cab pricing system is the basic function of the meter.This article first introduced the meaning and taxi control system development status and the characteristics of the language of VHDL, then introduces the design of the control system of the taxi, design ideas, and presents the overall design, through the analysis of the block diagram of the draw detailed modules circuit chart and write program source code, will in plus2 + Max compiled on software simulation, waveform basic comply with the design requirements.Keywords: VHDL language auto meter plus2 + Max目 录摘 要IABSTRACTII目 录III引 言11 概述21.1 出租车计价器的发展及研究现状21.2 出租车计价器设计的主要内容31.3 设计方法31.4方案比较32 出租车计价器系统的总体设计52.1 系统总体设计要求52.2 设计思路52.3 出租车计价器系统工作流程图63 系统设计开发工作平台的介绍73.1 实验板的介绍7 3.1.1 ZY11EDA13BE实验系统介绍73.1.2 ZY11EDA13BE实验系统各模块功能介绍74 VHDL语言基础94.1 概述94.2 VHDL语言的特点84.3 VHDL语言编程概述104.3.1 VHDL程序的总体结构104.3.2实体设计概述124.3.3结构体设计概述134.3.4配置144.4 VHDL设计的流程及阶段划分154.4.1设计流程154.4.2设计阶段的划分165 MAX+PLUS的使用17 51 概述17 52 MAX+PLUS的应用175.2.1 设计输入175.2.2 设计项目的编译185.2.3 模拟仿真和定时分析186 出租车计价器系统的VHDL程序设计206.1 模块划分206.2 计费和路程计算模块216.3 片选模块226.4 小数点控制模块236.5 七段译码显示模块237 出租车计价器系统的仿真结果及分析267.1 仿真实验步骤267.2 仿真波形图分析26结 束 语29参 考 文 献30致 谢31引 言随着我国社会经济的全面发展，各大中小城市的出租车营运事业发展迅速，出租车已经成为人们日常出行选择较为普通的交通工具。出租车计价器是出租车营运收费的专用智能化仪表室出租车市场规范化，标准化以及减少司机与乘客之间发生纠纷的重要设备。一种功能完备，简单易用，计量准确的出租车计价器是加强出租车行业管理，提高服务质量的必需品。本设计就是采用VHDL硬件描述语言作为设计手段，采用自顶向下的设计思路，得到一种出租车计价系统的软件结构，通过max+plus2软件下进行仿真，证明所设计的电路系统完成了出租车计价的功能，各项指标符合设计要求，具有一定的实用性。本文是在vhdl的基础上对出租车计价器进行设计来实现其基本功能的。由于以往的设计主要是通过两种：数字电路和模拟电路设计，基于单片机的设计。第一种方式的缺点既所设计的整体电路规模较大，所用的器件较多，造成故障率高，导致计价器不够准确；而基于单片机的设计，虽然其有着开发及制作成本低，能较大程度的利用资源，但其外围电路较多，且调试复杂，抗干扰能力差，也导致计价器不够准确。而本文所用的vhdl具有稳定性好，抗干扰能力强等优点，且非常适合做为出租车计价器的控制核心，所以选择用vhdl来对计价器进行设计来实现其功能。本设计是对出租车计价器的四个模块进行分析的，并结合相关文献，对其中提到的以下四个模块的设计进行了总结，综述如下：计费和路程计算模块：计程模块可以说是此系统中的重中之重，因为计费的主体是路程在占主导因素的，因此此模块的设计要非常的仔细和精确。计程模块中的有内部变量来判断路程是否大于三公里，当大于三公里时，使得计费模块开始工作，非则计费模块一直是赋值为8，路程根据时钟来进行计算。文献计算机技术与发展第12期的文章出租车几家系统的设计和计算机与信息技术第九期的文章多功能出租车计价器的设计中对计程模块是这样写的：根据提供的时钟信号，计算车租车所行驶的里程数。计费模块可以说是最最关键的一部分，因此要更加的准确和精确。计费模块是对路程的计算得到的费用。文献计算机技术与发展第12期文章出租车几家系统的设计和计算机与信息技术中的多动能出租车计价器的设计：当出租车载上乘客并起步，驾驶员将空车指示牌扳倒后，空车指示牌指示灯熄灭，计价系统开始进入计费状态。片选模块：本系统中有两片选模块，其中一个也可叫动态扫描模块。第一个片选模块控制实验箱上的数码管显示的位置和数量，动态扫描模块可将现实的结果显示在数码管上，时钟比较大的时候，可以让我们看上去多个数码管显示数值，与显示模块相对应。小数点控制模块：因为路程，出租车费用不可能全是整数，所以有小数位，那对应就要在数码管上显示小数点，本模块就是专门起到控制小数点的作用。当模块中的seldp为不同数值时，可控制不同数码管显示小数点，即当dpout=1时即可。七段译码器模块显示模块：即通过选择将出租车的行驶路程数，费用通过数码管进行显示。文献计算机技术与发展12期中文章出租车几家系统的设计计算机与信息技术中的多功能出租车计价器的设计这样写道：实现计价，计程的显示。用到8个数码管，4个用来显示路程，单位是公里即km，另外四个用来显示费用，单位是人名币元。路程上限为99.99km，车费上限为99.99元，因为数码管有限，显示的精确有要求所以上限都有一定的限制。本设计是基于vhdl进行编程，然后在max+pus2进行波形仿真，对主题FPGA的设计书本数字逻辑eda设计与实践，刘昌华是这样描述的：“该电路的核心就是技术分频电路，通过vhdl语言的顺序语句if-then-else根据一个或者一组条件来选择某一特定的执行通道，生成计费数据里程数据等等。对模块划分书本EDA技术综合应用实力与分析谭会生这样写道：根据设计的要求，我们可将整个系统的taxi分成4个模块，他们分别是：计费和路程计算模块，片选模块，小数点控制模块，七段译码显示模块。通过对以上文献的分析及综合，得到了本设计的设计思路和设计框图，并通过编程，进行仿真来实现出租车计价器的功能。1 概述1.1 出租车计价器的发展及研究现状 出租车行业在我国是八十年代初兴起的一项新兴行业，随着我国国名经济的高速发展，出租车已成为城市公共交通的重要组成部分。多年来国内普遍使用的计价器只具备单一的脊梁功能。目前全世界的计价器中90%为台湾所生产。现今我国生产计价器的企业有上百家，主要集中在北京，上海，沈阳和广州等地。我国第一家生产计价器的是重庆起重机厂，最早的计价器全部使用机械齿轮结构，只能简单的计程功能，可以说，早期的计价器就是个里程表。随着科学技的发展，产生了第二代计价器。它采用手摇计算机与机械结构相结合的方式实现了半机械半电子化。此时它在计程的同时还完成计价的工作。大规模集成电路的发展又产生了第三代计价器，也就是全电子化的计价器。它的功能也在不断完善。出租车计价器是一种专用的计量仪器，它安装在出租车上，能够连续累加，并只是出行中任意时刻乘客应付费用。随着电子技术的发展以及对计价器的不断改进和完善，便产生了诸多的附加功能。例如：（1）LED显示功能，数码管的使用让计价器实现多屏现实的功能；（2）永久时钟功能，在非营业状态下，日历时钟芯片的使用使计价器可以显示永久时钟；（3）存储功能，可存储多项营运数据。 现在市面上使用的出租车计价器传感器较多采用耐高温的霍尔元件，使计价器即使在任何恶劣条件下仍能保持正常工作状态。霍尔元件的结构很简单，它是由霍尔片，四级引线和壳体组成。霍尔片是一块矩形半导体单晶薄片。在它的长度方向两端面上焊有两根引线，称为控制电流短引线，通常用红色导线。其焊接处称为控制电流极（或称激励电极），要求焊接处接触电阻很小，并呈纯电阻。在薄片的另梁断面的中间以点的形式对称的含有两个霍尔输出端引线，通常用绿色导线。其焊接处称为霍尔电极，且电极宽度与长度之比要小于0.1，否则影像输出。霍尔元件的壳体使用非导磁金属，陶瓷或环氧树脂封装。1.2 出租车计价器设计的主要内容 设计一个出租车计价器，计费包括起步价，行车里程计数，暂停不计费。现场模拟汽车启动，停止，暂停状态，分别用思维数码管显示金额和路程，各有两位小数，行程三公里之内起步价8元，超过三公里，每公里2元。1.3 设计方法本文将使用硬件描述语言VHDL设计出租车计价器系统。VHDL是高速集成电路硬件描述语言的简称。VHDL是采用可编程逻辑器件通过对器件内部的设计来实现系统功能的，是一种基于芯片的设计方法，介绍了该系统和关键的设计结果。经过在实验箱上进行硬件测试，证明该出租车计价系统具有使用计价器的基本功能。1.4 方案比较 方案一：用单片机实现：通过软件编程，仿真，调试，符合要求后将程序用编程器械如单片机芯片中。利用单片机的中断响应乘客开车或者等待的请求，进行相应的处理。 方案二：用FPGA（可编程门列阵）实现：利用硬件描述语言编程，仿真调试后下载到可编程逻辑器件（CPLD）上实现。比较而言，方案一的开发及制作成本较低，能较大程度利用资源，但是外围电路较多，调试复杂，抗干扰能力差，由于主要是软件运作，容易出错，造成系统不稳定。方案二将所有的器件集成在一块芯片上，体积大大减少的同时还提高了稳定性，并且可应用于EDA软件仿真，调试，易于进行功能扩展，外围电路少，采用硬件逻辑电路的实现，其最大的优点是稳定性好，抗干扰能力强，非常适合做为出租车的计价器系统的控制核心。基于对以上的考虑，我觉得FPGA能实现计程车的计价器的设计的要求，因此，决定选用FPGA为核心，用VHDL编程来实现计价器的设计。2 出租车计价器系统的总体设计2.1 系统总体设计要求本文将利用VHDL语言设计一个出租车计价器的计费系统，具体要求如下：1 行程三公里之内，起步价6元；2 三公里之外，每公里1元，车停止不计费；3 能显示行驶公里数，计费器费用；4 计价范围099.9元，计价分辨率为0.1元，行程范围为099.99公里，分辨率为0.01公里。2.2 设计思路 用时钟模拟车速，时钟越快车速越快，根据时钟来进行计程和计费，最终将所得的路程和车费在数码管上显示出来。出租车计价器计费器的结构框图如下图所示。车速计数器1计数器2计数器3计数器4动态扫描路电片选mux进位进位计数器5图2.1出租车计价器计费器的结构框图1. 计数器1，接入车速表就可以实现计费，这里用于模拟车速度。2. 计数器5，为十进制计数器，预置数为车行起步里程三公里，计数脉冲为计数器1的进位信号。这样当计数器达到30后，进位输出为一高电平，控制计数器2，3，4开始计数，这样就能够实现超过三公里后计费器再按每公里加收车费。3. 计数器2，3，分别为车费十位，个位数值，计数器4为车费小数点后两位数值。4. 片选mux为控制动态扫描电路输出显示的。Stop信号各计数器复位Start信号行驶路程累计超过三公里每公里2元计费器不变8元各计数器停止计数10102.3 出租车计价器系统工作流程图对出租车计价器系统的工作进行分析，即出租车计价器工作流程图如下图所示 图2.2出租车计价器工作流程图 出租车载客后，启动计费器，整个系统开始工作，进入初始化状态，即计程从0开始，计费从8开始。再根据start信号判断行驶还是停止。若start为1，则是行驶状态，计程器开始计数，当路程超过三公里时，计费器开始累加，按2元每公里计算，计程器则继续，否则计费器不变。当start为0时，各个计数器都停止计数，表示车停止状态。出租车停止乘客下车后，按下复位信号stop，则所有计数器复位。3 系统设计开发工作平台的介绍3.1 实验板的介绍3.1.1 ZY11EDA13BE实验系统介绍(1) ZY11EDA13BE实验系统特点采用主板A基本实验系统+适配板B（扩展板）+扩展板C（适配板）的结构，配置灵活，可扩展性强。主板是一个标准配置系统，是一个最简 EDA工具系统，包含了核心芯片A(EP1K30QC208),在主板系统基础上扩展了不同系统，比如主板+单片机+扩展板构成单片机系统，以及主板+扩展CPLD/FPGA等多重系统。另外实验系统还有所有I/O口开放，数字EDA与模拟EDA混合实验与开发，编程下载通用性强，良好的混合电压（MV）兼容功能，以及基于EDA技术的免连实验系统等特点。(2) ZY11EDA13BE实验系统主板组成通用编程模块、液晶显示模块、数码显示模块、A/D、D/A转换模块、LED显示模块、数字可调信号源、滤波模块、信号调节模块、逻辑笔模块、配置模块、模式选择模块、模拟信号源、键盘模块、开关按键模块、电源模块、分立元件模块、喇叭模块、I/O口插孔、核心芯片A、适配板B插座、适配板C插座、40PIN插座。3.1.2 ZY11EDA13BE实验系统各模块功能介绍（1）通用编程模块核心芯片A（EP1K30QC208）该模块为CPLD/FPGA器件的通用下载电路模块，可以对ALTERA、LATTICE、 XILINX等国际著名的PLD公司几乎所有ISP或现场配置的CPLD/FPGA进行编程下载，且能自动识别。选择不同的跳线XK1(5V)、XK2(3.3V)、XK3(2.5V)或XK4(1.8V)，可以对不同芯核典雅的CPLD/FPGA器件进行在系统编程和配置。（2）D/A转换模块使用TLC7524芯片把数字量转换为电流量，通过运放转换为电压输出。由于输入的是数字量，最后输出的是间断的点电压值，由于该芯片为高速D/A转换器件，在送出数据很快的情况下看不出间断点，为此可以利用D/A完成任意波形发生器实验。为了产生比较好的波形，我们可以把输出经过实验箱的滤波模块滤波产生更好的模拟信号。另外一点要注意的是运放是供电，在做实验时一定要打开该电源，否则没有结果输出。（3）滤波模块对信号起高通、带通、低通三种滤波作用，通过调节电位器FW1、FW2的阻值可以改变截止频率或中心频率，为信号提供滤波工具。该模块可对差模输入信号进行滤波，若是单端输入，一端输入信号而另一端接地。在对信号进行滤波时，用FW1和FW2调节滤波效果。4 VHDL语言基础4.1 概述硬件描述语言的发展座至今已有几十年的历史，并已成功地应用到系统的仿真、验证和设计、综合等方面。目前常用的硬件描述语言有VHDL、 VerilogHDL 、ABEL等。其中VerilogHDL起源于集成电路的设计，ABEL起源于可编程逻辑器件的设计，而VHDL则起源于VHSIC计划，这是美国国防部于1980年制定的，目标是为下一代集成电路的设计和制造而定制一种新的描述方法。VHSIC计划和同期的ARPAR（先进的计算机体系结构）计划，成为后来信息高速公路计划的基础。VHDL的英文全称为Very-High-Speed Integrated Circuit Hardware Description Language,是IEEE标准化的硬件描述语言，并且已经成为系统描述的国际公认标准，得到众多EDA公司的支持。 VHDL有两个标准版本，最早是在1987年底，IEEE公布了VHDL的标准版本IEEE_1076。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力方面扩展了VHDL的内容，公布了新版本的VHDL，即IEEE标准的10761993版本。这两种版本在书写格式上有细微的差别，不过绝大部分EDA软件都支持这两种版本的书写格式。1997年，能够同时描述数字和模拟集成电路的VHDL语言标准IEEE1076.1发布，即VHDL-AMS。 VHDL语言覆盖面广，描述能力强，能支持硬件的设计、验证、综合和测试，是一种多层次的硬件描述语言。其设计描述可以是描述电路具体组成的结构描述，也可以是描述电路功能的行为描述。这些描述可以从最抽象的系统级直到最精确的逻辑级，甚至门级。运用VHDL语言设计系统一般采用自顶向下分层设计的方法，首先从系统级功能设计开始，对系统高层模块进行行为描述和功能仿真。系统的功能验证完成后，将抽象的高层设计自顶向下逐级细化，直到与所用可编程逻辑器件相对应的逻辑描述。4.2 VHDL语言的特点VHDL是一种全方位的硬件描述语言，具有极强的描述能力，主要用于描述数字系统的结构，行为，功能和接口，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计，支持结构、数据流、行为三种描述形式的混合描述，覆盖面广，抽象能力强，因此在实际应用中越来越广泛。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本特点。应用VHDL进行工程设计的优点是多方面的：（1）作为硬件描述语言的第一个国际标准，VHDL具有很强的可移植性。（2）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。（3）VHDL丰富的仿真语句和库函数，随时可对设计进行仿真模拟，因而能将设计中逻辑上的错误消灭在组装之前，在大系统的设计早期就能查验设计系统功能的可行性。（4）VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。（5）对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。（6）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。（7）VHDL用源代码描述来进行复杂控制逻辑的设计，灵活又方便，同时也便于设计结果的交流、保存和重用。在本设计中采用VHDL（VHSIC Hardware Description Language）语言进行设计输入具有很多好处：作为一处标准的硬件描述语言，VHDL已在ASIC及PLD设计中不断得到推广，它有良好的可移植性和灵活性，对电路参数的修改和电路性能的模拟也较为方便，尤其在描述很复杂的电路时比原理图输入法的优越性更大。例如，当我们要改变校验符号的数量或多项式时，若采用VHDL语言输入法，只需修改少量的VHDL语言源代码即可，而若采用原理图输入的方法，则改动起来就显得十分麻烦。4.3 VHDL语言编程概述4.3.1 VHDL程序的总体结构一般而言，一个相对完整的VHDL语言程序（或称为设计实体）至少应三个基本组成部分：库（Library）、程序包（Package）使用说明；实体（Entity）说明；实体对应的结构体（Architecture）说明。其中，库、程序包使用说明用于打开（调用）本设计实体将要用到的库、程序包；实体说明用于描述该设计实体与外界的接口信号说明，是可视部分；结构体说明用于描述该设计实体内部工作的逻辑关系，是不可视部分。在一个实体中，允许含有一个或多个结构体，而在每一个结构体中又可以含有一个或多个进程以及其他的语句。根据需要，实体还可以有配置说明语句。配置说明语句主要用于以层次化的方式对特定的设计实体进行元件例化，或是为实体选定某个特定的结构体。图4-1显示出了VHDL程序设计中比较全面的组成结构。VHDL语言的总体结构一般是：LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGN.ALL;ENTITY 实体名 IS 端口说明；END 实体名；ARCHITECTURE 构造体名 OF 实体名 IS定义语句内部信号、常数、数据类型、函数等的定义；BEGIN并行处理语句；END 构造体名；在程序开始的地方引用了IEEE库，3个USE语句使得调用该库的VHDL设计可以使用程序包STD_LOGIC_1164、STD_LOGIC_ARITH和STD_LOGIC_UNSIGNED中预定义的内容。STD_LOGIC_1164程序包，其中预定义的内容为STD_LOGIC,STD_LOGIC_VECTOR等数据类型，及一些数据类型的转换函数。STD_LOGIC_ARITH程序包，其中预定义的内容为有符号和无符号类型，以及基于这些类型的算术运算。STD_LOGIC_UNSIGNED程序包，其中预定义的内容为基于STD_LOGIC和STD_LOGIC_VECTOR的无符号的算术运算。由于在程序中最常用到的数据类型就是标准数据类型，所以一般都将以上的引用语句写在程序的最前面。这样在程序中就可以方便地对标准数据类型进行操作。4.3.2 实体设计概述实体（entity）是一个设计实体的表层设计单元，其功能是对这个设计实体与外部电路进行接口描述它规定了设计单元的输入输出接口信号和引脚，是设计实体与外界的一个通信界面。 实体语句结构实体说明单元的常用语句结构如下：entity 实体名 is generic(类属表)； port(端口表);end entity 实体名；实体说明单元必须以语句“entity 实体名is”开始，以语句“end entity 实体名；”结束，其中的实体名是设计者自己给设计实体的命名，可供其他设计实体对其进行调用时使用（考虑到MAX+PLUSII要求源程序文件的名字与实体名必须一致，因此建议各个源程序文件的命名均与实体名一致）。中间在方括号内的语句描述，在特定的情况下并非时必须的。例如构建在VHDL仿真测试平台时就不需要方括号中的语句。 类属说明语句类属（generic）参量是一种端口界面常数，通常以一种说明的形式放在实体或块结构体前的说明部分。类属为所说明的环境提供了一种静态信息通道，类属的值可以由设计实体外部提供。因此，设计者可以从外面通过类属参量的重新设定而方便地改变一个设计实体或一个元件的内部电路结构和规模，而不需要修改实体内部程序。类属说明的一般书写格式如下：generic(常数名；数据类型：设定值；常数名；数据类型：设定值)； 端口说明由port引导的端口说明语句是对于一个设计实体界面的说明。实体端口说明的一般书写格式如下：port(端口名：端口模式 数据类型；端口名：端口模式 数据类型)；其中，端口名是设计者为实体的每一个对外通道所取得名字；端口模式是指这些通道上的数据流动方式，如输入或输出等；数据类型是指端口上流动的数据的表达格式。由于VHDL是一种强类型语言，它对语句中的所有操作数的数据类型都有严格的规定。一个实体通常有一个或多个端口，端口类似于原理图部件符号上的管脚。实体与外界交流的信息必须通过端口通道流入或流出。IEEE1076标准包中定义了4种常用的端口模式，各端口模式的功能及符号在实际的数字集成