计算机组成原理第2版唐朔飞配套ppt课件.ppt

计算机组成原理,唐朔飞,第版,高等教育出版社高等教育电子音像出版社,为配合由高等教育出版社出版的面向21世纪课程教材计算机组成原理教学和自学的需要，随书出版了计算机组成原理配套课件。为了配合该教材的第版，本课件在保留原课件特色的基础上，做了相应的补充和修改。 该课件与计算机组成原理第版教材在体系上完全一致，它以课堂教学为依托，帮助读者边阅读边思考，通过点击鼠标，逐行显示精练的文字和简明的图表，既可从文稿中对教材的重点和难点加深理解，又可从视图中看到动画演示效果，形象地理解各种电路的工作原理和设计思路。 新版课件提供了章目录和节目录。操作上除了顺序播放外，还可任选一章、任选一节播放，并可从任意一页幻灯片返回到上一级目录。具体功能如下。,1. 进入章目录后，可点击任一章播放。 2. 进入节目录后，可点击任一节播放。 3. 每一节播放结束时，可继续播放，也可点击本节最后一页幻灯片右下角的按钮，回到上一级目录，再点击节目录幻灯片右下角的按钮，即可回到章目录。 4. 点击任一页幻灯片右下角的按钮，均可回到上一级目录。 在修改课件过程中，哈尔滨工业大学计算机科学与技术学院张丽杰、罗丹彦为课件的录入、排版、绘图、动画演示做了大量工作，在此表示衷心感谢。 由于时间仓促，难免有不妥之处，敬请读者和专家批评指正。 唐朔飞 2007年12月,参考资料,白中英 计算机组成原理 立体化教材 第四版唐朔飞 计算机组成原理：学习指导与习题解答 高教出版社王诚 计算机组成原理考研辅导，清华出版社,第章 计算机系统概论,第章 系统总线,第章 存储器,第章 输入输出系统,第章 计算机的运算方法,第章 指令系统,第章 CPU 的结构和功能,第章 控制单元的功能,第10章 控制单元的设计,第章 计算机的发展及应用,第1篇 概论,第2篇 硬件结构,第3篇 中央处理器,第4篇 控制单元,第章 计算机系统概论,1.1 计算机系统简介,1.4 本书结构,1.3 计算机硬件的主要技术指标,1.2 计算机的基本组成,1.1 计算机系统简介,由具有各类特殊功能的信息（程序）组成,1. 计算机系统,计算机系统,计算机的实体，如主机、外设等,一、 计算机的软硬件概念,按任务需要编制成的各种程序,用来管理整个计算机系统,语言处理程序,操作系统,服务性程序,数据库管理系统,网络软件,软件,1.1,1.1,2. 计算机的解题过程,二、计算机系统的层次结构,高级语言,虚拟机器 M3,汇编语言,虚拟机器 M2,机器语言,实际机器 M1,微指令系统,微程序机器 M0,1.1,用编译程序翻译成汇编语言程序,用汇编程序翻译成机器语言程序,用机器语言解释操作系统,用微指令解释机器指令,由硬件直接执行微指令,1.1,程序员所见到的计算机系统的属性概念性的结构与功能特性,实现计算机体系结构所体现的属性,有无乘法指令,如何实现乘法指令,（指令系统、数据类型、寻址技术、I/O机理）,（具体指令的实现）,1.1,三、计算机体系结构和计算机组成,1.2 计算机的基本组成,1. 计算机由五大部件组成,3. 指令和数据用二进制表示,4. 指令由操作码和地址码组成,6. 以运算器为中心,5. 存储程序,一、冯诺依曼计算机的特点,5. 存储程序,算术运算逻辑运算,存放数据和程序,将信息转换成机器能识别的形式,将结果转换成人们熟悉的形式,指挥程序运行,1.2,冯诺依曼计算机硬件框图,1.2,冯诺依曼计算机硬件框图,二、计算机硬件框图,1.2,1. 以存储器为中心的计算机硬件框图,ALU,主存辅存,CPU,主机,I/O设备,硬件,CU,2.现代计算机硬件框图,1.2,1.上机前的准备,建立数学模型,编制解题程序,确定计算方法,程序 运算的 全部步骤,指令 每 一个步骤,1.2,三、计算机的工作步骤,取x 至运算器中,乘以x 在运算器中,乘以a 在运算器中,存ax2 在存储器中,取b 至运算器中,乘以x 在运算器中,加ax2 在运算器中,加c 在运算器中,= (ax + b)x + c,取x 至运算器中,乘以a 在运算器中,加b 在运算器中,乘以x 在运算器中,加c 在运算器中,计算 ax2 + bx + c,1.2,编程举例,000001 0000001000,打印 ,停机,取数 ,存数 ,加 ,乘 ,指令格式举例,1.2,1.2,计算 ax2 + bx + c 程序清单,存储体,大楼,存储单元 存放一串二进制代码,存储字 存储单元中二进制代码的组合,存储字长 存储单元中二进制代码的位数,每个存储单元赋予一个地址号,按地址寻访, 存储单元, 存储元件,（0/1）, 房间, 床位,（无人/ 有人）,(1)存储器的基本组成,1.2,2.计算机的解题过程,MAR,MDR,1.2,存储器地址寄存器反映存储单元的个数,存储器数据寄存器反映存储字长,(1)存储器的基本组成,(2)运算器的基本组成及操作过程,1.2,被加数,被减数,被除数,乘数,商,加数,减数,被乘数,除数,加法,减法,乘法,除法,和,差,余数, 加法操作过程,1.2,1.2, 减法操作过程,1.2, 乘法操作过程,1.2, 除法操作过程,取指令,分析指令,执行指令,PC,IR,CU,取指,执行,IR 存放当前欲执行的指令,访存,访存,完成一条指令,1.2,(3)控制器的基本组成,以取数指令为例,(4)主机完成一条指令的过程,1.2,以存数指令为例,1.2,(4)主机完成一条指令的过程,(5) ax2 + bx + c 程序的运行过程,将程序通过输入设备送至计算机,程序首地址,打印结果,分析指令,取指令,停机,启动程序运行,执行指令,1.2,MAR,M,MDR,IR,PC,CU,OP(IR),Ad(IR),MAR,M,MDR,ACC,PC,1.3 计算机硬件的主要技术指标,1.机器字长,2.运算速度,CPU 一次能处理数据的位数与 CPU 中的 寄存器位数 有关,主频,221 = 256 KB,3.存储容量,主存容量,辅存容量,存储单元个数 存储字长,字节数,字节数 80 GB,如 MAR MDR 容量,10 8,16 32,存放二进制信息的总位数,1.3,1 K 8位,64 K 32位,第篇 概论,1.4 本书结构,1.4 本书结构,第篇计算机系统的硬件结构,1.4 本书结构,第篇 CPU,1.4 本书结构,第篇 CU,第章 计算机的发展及应用,2.3 计算机的展望,2.2 计算机的应用,2.1 计算机的发展史,2.1 计算机的发展史,一、计算机的产生和发展,1946年 美国 ENIAC,1955年退役,用手工搬动开关和拔插电缆来编程,世界上第一台电子计算机 ENIAC(1946),2.1,硬件技术对计算机更新换代的影响,2.1,第一台von Neumann 系统结构的计算机,2.1,IBM System360,2.1,2.1,1.IBM: BlueGene/L - eServer Blue Gene Solution,212 992 个 CPU 最大平均速度 478 200 GFLOPS,最快的五台超级计算机（截止到 2007.11）,2.1,2.IBM: JUGENE - Blue Gene/P Solution,65 536个 CPU 最大平均速度 167 300 GFLOPS,最快的五台超级计算机（截止到 2007.11）,3.SGI: SGI Altix ICE 8200,2.1,14 336个 CPU 最大平均速度 126 900 GFLOPS,最快的五台超级计算机（截止到 2007.11）,2.1,4. HP : EKA - Cluster Platform 3000 BL460c,14 240个 CPU 最大平均速度 117 900 GFLOPS,最快的五台超级计算机（截止到 2007.11）,2.1,最快的五台超级计算机（截止到 2007.11）,5. HP : Cluster Platform 3000 BL460c,13 728个 CPU 最大平均速度 102 800 GFLOPS,2.1,最权威的超级计算机排名的参考网址 http:/www.top500.org,Top 10,二、微型计算机的出现和发展,微处理器芯片,存储器芯片,1971年,1970年,2.1,Moore 定律,Intel 公司的缔造者之一 Gordon Moore 提出,2.1,Intel 公司的典型微处理器产品,8080 8位 1974年8086 16位 1979年 2.9 万个晶体管80286 16位 1982年 13.4 万个晶体管80386 32位 1985年 27.5 万个晶体管80486 32位 1989年 120.0 万个晶体管Pentium 64位（准） 1993年 310.0 万个晶体管Pentium Pro 64位（准） 1995年 550.0 万个晶体管Pentium 64位（准） 1997年 750.0 万个晶体管Pentium 64位（准） 1999年 950.0 万个晶体管Pentium 64位 2000年 4 200.0 万个晶体管,2.1,2007 年 芯片上可集成 3 亿 5 千万 个晶体管,预计2010 年 芯片上可集成 8 亿 个晶体管,三、软件技术的兴起和发展,机器语言 面向机器,汇编语言 面向机器,高级语言 面向问题,FORTRAN 科学计算和工程计算,PASCAL 结构化程序设计,C 面向对象,Java 适应网络环境,1. 各种语言,2.1,2. 系统软件,语言处理程序 汇编程序 编译程序 解释程序,操作系统 DOS UNIX Windows,服务性程序 装配 调试 诊断 排错,数据库管理系统 数据库和数据库管理软件,网络软件,2.1,3. 软件发展的特点, 开发周期长, 制作成本昂贵, 检测软件产品质量的特殊性,2.1,2.2 计算机的应用,一、科学计算和数据处理,二、工业控制和实时控制,三、网络技术,1. 电子商务,2. 网络教育,3. 敏捷制造,四、虚拟现实,五、办公自动化和管理信息系统,六、CAD/CAM/CIMS,七、多媒体技术,八、人工智能,2.2,2.3 计算机的展望,一、计算机具有类似人脑的一些超级 智能功能,要求计算机的速度达1015/秒,二、芯片集成度的提高受以下三方面的限制,芯片集成度受物理极限的制约,按几何级数递增的制作成本,芯片的功耗、散热、线延迟,三、？替代传统的硅芯片,1. 光计算机,利用光子取代电子进行运算和存储,2.3,与电子相比，光子具有许多独特的优点：它的速度永远等于光速、具有电子所不具备的频率及偏振特征从而大大提高了传载信息的能力。 光信号传输根本不需要导线，即使在光线交会时也不会相互 干扰、 相互影响。一块直径仅2厘米的光棱镜通过的信息比特率可以超过全世界现有全部电缆总和的300多倍。 光学计算机的智能水平也将远远超过电子计算机的智能水平，是人们梦寐以求的理想计算机。,2. DNA生物计算机,通过控制DNA分子间的生化反应,又叫分子计算机。是受人脑具有强大信息处理能力的启发，以模拟人脑的生物功能进行数字计算的一类计算机。如：神经网络计算机、光神经计算机和生物芯片计算机等。,生物芯片计算机一例,3. 量子计算机,利用原子所具有的量子特性。建立在量子力学的原理上，以量子力学多现实态为标志。量子计算机具有解题速度快，存储量大、搜索功能强、安全性高等优点。,第章 系统总线,3.1 总线的基本概念,3.2 总线的分类,3.3 总线特性及性能指标,3.4 总线结构,3.5 总线控制,3.1 总线的基本概念,一、为什么要用总线,二、什么是总线,三、总线上信息的传送,串行,并行,四、总线结构的计算机举例,1. 面向 CPU 的双总线结构框图,中央处理器 CPU,3.1,2. 单总线结构框图,3.1,3. 以存储器为中心的双总线结构框图,主存,3.1,3.2 总线的分类,1.片内总线,2.系统总线,芯片内部 的总线,双向 与机器字长、存储字长有关,单向 与存储地址、 I/O地址有关,有出 有入,计算机各部件之间 的信息传输线,存储器读、存储器写总线允许、中断确认,中断请求、总线请求,3.通信总线,串行通信总线,并行通信总线,传输方式,3.2,3.3 总线特性及性能指标,一、总线物理实现,二、总线特性,尺寸、形状、管脚数及排列顺序,传输方向 和有效的 电平 范围,每根传输线的 功能,信号的 时序 关系,3.3,地址数据控制,三、总线的性能指标,数据线 的根数,每秒传输的最大字节数（MBps）,同步、不同步,地址线 与 数据线 复用,地址线、数据线和控制线的 总和,负载能力,并发、自动、仲裁、逻辑、计数,3.3,ISAEISAVESA(LV-BUS)PCIAGPRS-232USB,总线标准,四、总线标准,3.3,3.3,四、总线标准,3.4 总线结构,一、单总线结构,1. 双总线结构,具有特殊功能的处理器，由通道对I/O统一管理,二、多总线结构,3.4,2. 三总线结构,3.4,3. 三总线结构的又一形式,3.4,4. 四总线结构,3.4,1. 传统微型机总线结构,三、总线结构举例,3.4,2. VL-BUS局部总线结构,3.4,3. PCI 总线结构,3.4,4. 多层 PCI 总线结构,3.4,3.5 总线控制,一、总线判优控制,总线判优控制,分布式,集中式,1. 基本概念,链式查询,计数器定时查询,独立请求方式,2. 链式查询方式,3.5,I/O接口1,3. 计数器定时查询方式,I/O接口1,3.5,设备地址,4. 独立请求方式,3.5,二、总线通信控制,1. 目的,2. 总线传输周期,主模块申请，总线仲裁决定,主模块向从模块 给出地址 和 命令,主模块和从模块 交换数据,主模块 撤消有关信息,解决通信双方 协调配合 问题,3.5,由 统一时标 控制数据传送,充分 挖掘 系统 总线每个瞬间 的 潜力,3. 总线通信的四种方式,采用 应答方式 ，没有公共时钟标准,同步、异步结合,3.5,(1) 同步式数据输入,3.5,(2) 同步式数据输出,3.5,不互锁,半互锁,全互锁,(3) 异步通信,3.5,(4) 半同步通信,3.5,（同步、异步 结合）,以输入数据为例的半同步通信时序,T1 主模块发地址,T2 主模块发命令,T3 从模块提供数据,T4 从模块撤销数据，主模块撤销命令,3.5,3.5,上述三种通信的共同点,一个总线传输周期（以输入数据为例）,主模块发地址 、命令,从模块准备数据,从模块向主模块发数据,总线空闲,3.5,占用总线,不占用总线,占用总线,(5) 分离式通信,充分挖掘系统总线每个瞬间的潜力,一个总线传输周期,子周期1,子周期2,3.5,1. 各模块有权申请占用总线,分离式通信特点,充分提高了总线的有效占用,2. 采用同步方式通信，不等对方回答,3. 各模块准备数据时，不占用总线,4. 总线被占用时，无空闲,3.5,第章 存 储 器,4.1 概述,4.2 主存储器,4.3 高速缓冲存储器,4.4 辅助存储器,4.1 概 述,一、存储器分类,1. 按存储介质分类,(1) 半导体存储器,(2) 磁表面存储器,(3) 磁芯存储器,(4) 光盘存储器,易失,TTL 、MOS,磁头、载磁体,硬磁材料、环状元件,激光、磁光材料,(1) 存取时间与物理地址无关（随机访问）,顺序存取存储器 磁带,4.1,2. 按存取方式分类,(2) 存取时间与物理地址有关（串行访问）,随机存储器,只读存储器,直接存取存储器 磁盘,在程序的执行过程中 可 读 可 写,在程序的执行过程中 只 读,磁盘、磁带、光盘,高速缓冲存储器（Cache）,Flash Memory,存储器,3. 按在计算机中的作用分类,4.1,高,小,快,1. 存储器三个主要特性的关系,二、存储器的层次结构,4.1,虚拟存储器,虚地址,逻辑地址,实地址,物理地址,主存储器,4.1,（速度）,（容量）,4.2 主存储器,一、概述,1. 主存的基本组成,2. 主存和 CPU 的联系,4.2,高位字节 地址为字地址,低位字节 地址为字地址,设地址线 24 根,按 字节 寻址,按 字 寻址,若字长为 16 位,按 字 寻址,若字长为 32 位,3. 主存中存储单元地址的分配,4.2,224 = 16 M,8 M,4 M,(2) 存储速度,4. 主存的技术指标,(1) 存储容量,(3) 存储器的带宽,主存 存放二进制代码的总位数,读出时间 写入时间,存储器的 访问时间,读周期 写周期,位/秒,4.2,芯片容量,二、半导体存储芯片简介,1. 半导体存储芯片的基本结构,1K4位,16K1位,8K8位,10,4,14,1,13,8,4.2,片选线,读/写控制线,（低电平写 高电平读）,（允许读）,4.2,（允许写）,存储芯片片选线的作用,用 16K 1位 的存储芯片组成 64K 8位 的存储器,32片,4.2,2. 半导体存储芯片的译码驱动方式,(1) 线选法,4.2,(2) 重合法,4.2,0,0,三、随机存取存储器 ( RAM ),1. 静态 RAM (SRAM),(1) 静态 RAM 基本电路,A 触发器非端,A 触发器原端,4.2,T1 T4, 静态 RAM 基本电路的 读 操作,4.2,读选择有效, 静态 RAM 基本电路的 写 操作,4.2,写选择有效,(2) 静态 RAM 芯片举例, Intel 2114 外特性,存储容量1K4 位,4.2, Intel 2114 RAM 矩阵 (64 64) 读,4.2,4.2, Intel 2114 RAM 矩阵 (64 64) 读,4.2, Intel 2114 RAM 矩阵 (64 64) 读,4.2, Intel 2114 RAM 矩阵 (64 64) 读,4.2, Intel 2114 RAM 矩阵 (64 64) 读,4.2, Intel 2114 RAM 矩阵 (64 64) 读,15,0,31,16,47,32,63,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,0,1,63,0,15,行,地,址,译,码,列,地,址,译,码,I/O1,I/O2,I/O3,I/O4,WE,CS,0,0,0,0,0,0,0,0,0,0,4.2, Intel 2114 RAM 矩阵 (64 64) 读,0,16,32,48,4.2, Intel 2114 RAM 矩阵 (64 64) 读,0,16,32,48,4.2, Intel 2114 RAM 矩阵 (64 64) 读,0,16,32,48,4.2, Intel 2114 RAM 矩阵 (64 64) 写,4.2, Intel 2114 RAM 矩阵 (64 64) 写,4.2, Intel 2114 RAM 矩阵 (64 64) 写,4.2, Intel 2114 RAM 矩阵 (64 64) 写,4.2, Intel 2114 RAM 矩阵 (64 64) 写,4.2, Intel 2114 RAM 矩阵 (64 64) 写,4.2, Intel 2114 RAM 矩阵 (64 64) 写,4.2, Intel 2114 RAM 矩阵 (64 64) 写,4.2, Intel 2114 RAM 矩阵 (64 64) 写,(3) 静态 RAM 读 时序,4.2,(4) 静态 RAM (2114) 写 时序,4.2,(1) 动态 RAM 基本单元电路,2. 动态 RAM ( DRAM ),读出与原存信息相反,读出时数据线有电流 为 “1”,写入与输入信息相同,写入时 CS 充电 为 “1” 放电 为 “0”,4.2,T,无电流,有电流,(2) 动态 RAM 芯片举例, 三管动态 RAM 芯片 (Intel 1103) 读,4.2,读 写 控 制 电 路, 三管动态 RAM 芯片 (Intel 1103) 写,4.2,4.2, 三管动态 RAM 芯片 (Intel 1103) 写,4.2, 三管动态 RAM 芯片 (Intel 1103) 写,4.2, 三管动态 RAM 芯片 (Intel 1103) 写,4.2, 三管动态 RAM 芯片 (Intel 1103) 写,4.2, 三管动态 RAM 芯片 (Intel 1103) 写,4.2, 三管动态 RAM 芯片 (Intel 1103) 写,读 写 控 制 电 路,4.2, 三管动态 RAM 芯片 (Intel 1103) 写,读 写 控 制 电 路,4.2, 三管动态 RAM 芯片 (Intel 1103) 写,读 写 控 制 电 路, 单管动态 RAM 4116 (16K 1位) 外特性,4.2, 4116 (16K 1位) 芯片 读 原理,4.2,63,0,0,0, 4116 (16K1位) 芯片 写 原理,4.2,63,0,(3) 动态 RAM 时序,行、列地址分开传送,写时序,数据 DOUT 有效,数据 DIN 有效,读时序,4.2,(4) 动态 RAM 刷新,刷新与行地址有关,“死时间率” 为 128/4 000 100% = 3.2%,“死区” 为 0.5 s 128 = 64 s,4.2,以128 128 矩阵为例,tC = tM + tR,无 “死区”, 分散刷新（存取周期为1 s ）,(存取周期为 0.5 s + 0.5 s ),4.2,以 128 128 矩阵为例, 分散刷新与集中刷新相结合（异步刷新）,对于 128 128 的存储芯片（存取周期为 0.5 s ）,将刷新安排在指令译码阶段，不会出现 “死区”,“死区” 为 0.5 s,若每隔 15.6 s 刷新一行,每行每隔 2 ms 刷新一次,4.2,3. 动态 RAM 和静态 RAM 的比较,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,4.2,四、只读存储器（ROM）,1. 掩模 ROM ( MROM ),行列选择线交叉处有 MOS 管为“1”,行列选择线交叉处无 MOS 管为“0”,2. PROM (一次性编程),4.2,3. EPROM (多次性编程 ),(1) N型沟道浮动栅 MOS 电路,紫外线全部擦洗,4.2,(2) 2716 EPROM 的逻辑图和引脚,4.2,4. EEPROM (多次性编程 ),电可擦写,局部擦写,全部擦写,5. Flash Memory (闪速型存储器),比 EEPROM快,4.2,EPROM,价格便宜 集成度高,EEPROM,电可擦洗重写,具备 RAM 功能,用 1K 4位 存储芯片组成 1K 8位 的存储器,？片,五、存储器与 CPU 的连接,1. 存储器容量的扩展,4.2,2片,(2) 字扩展（增加存储字的数量）,用 1K 8位 存储芯片组成 2K 8位 的存储器,4.2,？片,2片,(3) 字、位扩展,用 1K 4位 存储芯片组成 4K 8位 的存储器,4.2,？片,8片,2. 存储器与 CPU 的连接,(1) 地址线的连接,(2) 数据线的连接,(3) 读/写命令线的连接,(4) 片选线的连接,(5) 合理选择存储芯片,(6) 其他 时序、负载,4.2,例4.1 解:,(1) 写出对应的二进制地址码,(2) 确定芯片的数量及类型,A15A14A13 A11 A10 A7 A4 A3 A0,4.2,(3) 分配地址线,A10 A0 接 2K 8位 ROM 的地址线,A9 A0 接 1K 4位 RAM 的地址线,(4) 确定片选信号,4.2,例 4.1 CPU 与存储器的连接图,4.2,(1) 写出对应的二进制地址码,(2) 确定芯片的数量及类型,(3) 分配地址线,(4) 确定片选信号,1片 4K 8位 ROM 2片 4K 8位 RAM,A11 A0 接 ROM 和 RAM 的地址线,4.2,用 138 译码器及其他门电路（门电路自定）画出 CPU和 2764 的连接图。要求地址为 F0000HFFFFFH , 并写出每片 2764 的地址范围。,4.2,六、存储器的校验,编码的纠错 、检错能力与编码的最小距离有关,L 编码的最小距离,D 检测错误的位数,C 纠正错误的位数,汉明码是具有一位纠错能力的编码,4.2,1 . 编码的最小距离,任意两组合法代码之间 二进制位数 的 最少差异,汉明码的组成需增添 ？位检测位,检测位的位置 ？,检测位的取值 ？,2k n + k + 1,检测位的取值与该位所在的检测“小组” 中承担的奇偶校验任务有关,组成汉明码的三要素,4.2,2 . 汉明码的组成,各检测位 Ci 所承担的检测小组为,gi 小组独占第 2i1 位,gi 和 gj 小组共同占第 2i1 + 2j1 位,gi、gj 和 gl 小组共同占第 2i1 + 2j1 + 2l1 位,4.2,例4.4,求 0101 按 “偶校验” 配置的汉明码,解：, n = 4,根据 2k n + k + 1,得 k = 3,汉明码排序如下:,C1 C2 C4,0, 0101 的汉明码为 0100101,4.2,1,0,按配偶原则配置 0011 的汉明码,C1 C2 C4,1 0 0,解：, n = 4 根据 2k n + k + 1,取 k = 3, 0011 的汉明码为 1000011,练习1,4.2,3. 汉明码的纠错过程,形成新的检测位 Pi ，,如增添 3 位 （k = 3），,新的检测位为 P4 P2 P1 。,以 k = 3 为例，Pi 的取值为,对于按 “偶校验” 配置的汉明码,不出错时 P1= 0，P2 = 0，P4 = 0,C1,C2,C4,其位数与增添的检测位有关，,4.2,无错,有错,有错,P4P2P1 = 110,第 6 位出错，可纠正为 0100101，故要求传送的信息为 0101。,纠错过程如下,例4.5,解：,4.2,练习2, P4 P2 P1 = 100,第 4 位错，可不纠,配奇的汉明码为 0101011,4.2,七、提高访存速度的措施,采用高速器件,调整主存结构,1. 单体多字系统,采用层次结构 Cache 主存,增加存储器的带宽,4.2,2. 多体并行系统,(1) 高位交叉,4.2,顺序编址,各个体并行工作,4.2,体号,(1) 高位交叉,4.2,(2) 低位交叉,各个体轮流编址,4.2,体号,(2) 低位交叉 各个体轮流编址,低位交叉的特点,在不改变存取周期的前提下，增加存储器的带宽,4.2,启动存储体 0,启动存储体 1,启动存储体 2,启动存储体 3,4.2,设四体低位交叉存储器，存取周期为T，总线传输周期为，为实现流水线方式存取，应满足 T 4。,连续读取 4 个字所需的时间为 T(4 1),(3) 存储器控制部件（简称存控）,易发生代码丢失的请求源，优先级最高,严重影响 CPU工作的请求源，给予 次高 优先级,4.2,4.2,3.高性能存储芯片,(1) SDRAM (同步 DRAM),在系统时钟的控制下进行读出和写入CPU 无须等待,(2) RDRAM,由 Rambus 开发，主要解决 存储器带宽 问题,(3) 带 Cache 的 DRAM,在 DRAM 的芯片内 集成 了一个由 SRAM 组成的 Cache ，有利于 猝发式读取,4.3 高速缓冲存储器,一、概述,1. 问题的提出,避免 CPU “空等” 现象,CPU 和主存（DRAM）的速度差异,容量小速度高,容量大速度低,程序访问的局部性原理,2. Cache 的工作原理,(1) 主存和缓存的编址,主存和缓存按块存储 块的大小相同,B 为块长,4.3,(2) 命中与未命中,M C,主存块 调入 缓存,主存块与缓存块 建立 了对应关系,用 标记记录 与某缓存块建立了对应关系的 主存块号,主存块与缓存块 未建立 对应关系,主存块 未调入 缓存,4.3,(3) Cache 的命中率,CPU 欲访问的信息在 Cache 中的 比率,命中率 与 Cache 的 容量 与 块长 有关,一般每块可取 4 8 个字,块长取一个存取周期内从主存调出的信息长度,CRAY_1 16体交叉 块长取 16 个存储字,IBM 370/168 4体交叉 块长取 4 个存储字,（64位4 = 256位）,4.3,(4) Cache 主存系统的效率,效率 e 与 命中率 有关,设 Cache 命中率 为 h，访问 Cache 的时间为 tc ， 访问 主存 的时间为 tm,4.3,3. Cache 的基本结构,4.3,Cache替换机构,Cache存储体,主存Cache地址映射变换机构,由CPU完成,4. Cache 的 读写 操作,读,4.3,Cache 和主存的一致性,4.3,写直达法（Write through）,写回法（Write back）,写操作时数据既写入Cache又写入主存,写操作时只把数据写入 Cache 而不写入主存当 Cache 数据被替换出去时才写回主存,写操作时间就是访问主存的时间，读操作时不涉及对主存的写操作，更新策略比较容易实现,写操作时间就是访问 Cache 的时间，读操作 Cache 失效发生数据替换时，被替换的块需写回主存，增加了 Cache 的复杂性,5. Cache 的改进,(1) 增加 Cache 的级数,片载（片内）Cache,片外 Cache,(2) 统一缓存和分立缓存,指令 Cache,数据 Cache,与主存结构有关,与指令执行的控制方式有关,是否流水,Pentium 8K 指令 Cache 8K 数据 Cache,PowerPC620 32K 指令 Cache 32K 数据 Cache,4.3,二、Cache 主存的地址映射,1. 直接映射,每个缓存块 i 可以和 若干 个 主存块 对应,每个主存块 j 只能和 一 个 缓存块 对应,i = j mod C,4.3,2. 全相联映射,主存 中的 任一块 可以映射到 缓存 中的 任一块,4.3,某一主存块 j 按模 Q 映射到 缓存 的第 i 组中的 任一块,i = j mod Q,3. 组相联映射,4.3,映射方法特点,全相联映像方式优点：冲突概率小，Cache的利用高。缺点：比较器难实现，需要一个访问速度 很快代价高的相联存储器应用场合：适用于小容量的Cache,直接相联映像方式优点：比较电路少m倍线路，所以硬件实现简单，Cache地址为主存地址的低几位，不需变换。缺点：冲突概率高（抖动）应用场合适合大容量Cache,组相联映像方式比全相联容易实现，冲突低v=1，则为直接相联映射方式u=1，则为全相联映射方式v的取值一般比较小， 一般是2的幂，称之为v路组相联cache.,举例,例1：假设主存容量为512KB，cache容量为4K，每个字块为16个字，每个字32位。cache地址有多少位？可容纳多少块？主存地址多少位？可容纳多少块？在直接映射方式下，主存的第几块映射到cache的第5块（设起始字块为第1块）画出直接映射方式下主存地址字段中各段的位数。,解：cache地址12位，可容纳64块。主存地址19位，共8192块。在直接映射方式下，由于cache共有64块，主存共有8192块，所以主存的5，64+5，264+5，.，213-64+5块能映射到cache的第5块中。以64位模，8192/64=128,7（128） 6（64） 6,注：容量以Byte为单位，因为每个字32位，所以折算成字节，就等于地址范围是原来的4倍，等于164=64=26,例2：假设主存容量为512K16位，cache容量为409616位，块长为4个16位的字，访存地址为字地址 在直接映射方式下，设计主存的地址格式 在全相联映射方式下，设计主存的地址格式 在二路组相联映射方式下，设计主存的地址格式。 若主存容量为512K32位，块长不变，在四路组相联映射方式下，设计主存的地址格式。,解：,7（128） 10（64） 2,(a) 直接映射方式主存地址格式,(b) 全相联映射方式主存地址格式,8 9 2,(c) 2路组相联映射方式主存地址格式,(d) 4路组相联映射方式主存地址格式,20位,512K32=1024K16,例3：设某机主存容量为16MB，cache的容量为8KB。每字块有8个字，每字32位，设计一个四路组相联的cache组织。 画出主存地址字段中各段的位数 设cache初态为空，CPU依次从主存第0，1，2.,99号单元读出100个字（主存一次读出一个字），并重复此序读10次，问命中率是多少？ 若cache 的速度是主存的5倍，试问有cache 和无cache相比，速度提高多少？,解：,（1）Cache容量为8KB=213B，字块大小为25B，得cache共有28。根据四路组相联映射，2r=4,得r=2.则q=6位。（2）由于每个字块有8个字，初态cache为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在主存块调入cache第0组中任一块，接着CPU读17块单元时均命中。同理，CPU读第8，16,96号时均未命中。可见CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为：,组相联映像把cache分成Q组，每组R块，并有以下关系：其中，i为缓存的组号，j为主存的块号。某一主存块按照模Q映射到缓存的第i组内。本题中：Q=64组，组内4块。这样地址单元0100分别对应于字块012，如右表。按照映射关系都映射到缓存的第012组中4块中的任一块。未命中，一次调入1块（即8个字）。,（3）设主存周期为5t,cache为t。没有cache的访问时间为5t1000，有cache的访问时间为t(1000-13) +5t13，则有无的速度提高倍数为,三、替换算法,1. 先进先出 （ FIFO ）算法,2. 近期最少使用（ LRU）算法,小结,某一 主存块 只能固定 映射到 某一 缓存块,某一 主存块 能 映射到 任一 缓存块,某一 主存块 只能 映射到 某一 缓存 组 中的 任一块,不灵活,成本高,4.3,例子：设cache有1、2、3、4共4个块，a、b、c、d等为主存中的块,访问顺序一次如下：a、b、c、d、b、b、c、c、d、d、a ,下次若要再访问e块。问，采用LFU和LRU算法替换结果是不是相同？,4.4 辅助存储器,一、概述,1. 特点,不直接与 CPU 交换信息,2. 磁表面存储器的技术指标,C = n k s,寻道时间 + 等待时间,辅存的速度,Dr = Db V,出错信息位数与读出信息的总位数之比,二、磁记录原理和记录方式,1. 磁记录原理,写,4.4,4.4,读,1. 磁记录原理,2. 磁表面存储器的记录方式,4.4,例 NRZ1 的读出代码波形,4.4,三、硬磁盘存储器,1. 硬磁盘存储器的类型,(1) 固定磁头和移动磁头,(2) 可换盘和固定盘,2. 硬磁盘存储器结构,4.4,(1) 磁盘驱动器,4.4,(2) 磁盘控制器,接收主机发来的命令，转换成磁盘驱动器的控制命令,实现主机和驱动器之间的数据格式转换,控制磁盘驱动器读写,通过总线,(3) 盘片,由硬质铝合金材料制成,4.4,四、软磁盘存储器,1. 概述,速度,磁头,盘片,价格,环境,苛刻,4.4,2. 软盘片,由聚酯薄膜制成,4.4,五、光盘存储器,1. 概述,采用光存储技术,采用非磁性介质,采用磁性介质,不可擦写,可擦写,2. 光盘的存储原理,只读型和只写一次型,可擦写光盘,热作用（物理或化学变化）,热磁效应,4.4,利用激光写入和读出,第章 输入输出系统,5.6 DMA方式,5.5 程序中断方式,5.4 程序查询方式,5.3 I/O接口,5.2 外部设备,5.1 概述,5.1 概 述,一、输入输出系统的发展概况,1. 早期,分散连接,CPU 和 I/O设备 串行 工作,程序查询方式,2. 接口模块和 DMA 阶段,总线连接,CPU 和 I/O设备 并行 工作,3. 具有通道结构的阶段,4. 具有 I/O 处理机的阶段,中断方式,DMA 方式,二、输入输出系统的组成,1. I/O 软件,CPU 指令的一部分,通道自身的指令,指出数组的首地址、传送字数、操作命令,如 IBM/370 通道指令为 64 位