组合逻辑电路ppt课件.ppt

（第4章-1）,第四章 组合逻辑电路, 4.1 概述, 4.4 组合逻辑电路中的竞争-冒险现象, 4.2 组合逻辑电路的分析方法和设计方法, 4.3 若干常用的组合逻辑电路,（第4章-2）,第四章 组合逻辑电路,本章要求：1.熟练掌握组合逻辑电路的分析方法和设计方法；2.掌握标准化的中规模集成器件的逻辑功能、使用方法，能运用这些器件设计出任何其他逻辑功能的组合逻辑电路；3.了解逻辑电路中的竞争-冒险现象。,（第4章-3）,逻辑电路,组合逻辑电路,时序逻辑电路,现时的输出仅取决于现时的输入,除与现时输入有关外还与原状态 有关, 4.1 概述,（第4章-4）,一、组合逻辑电路的特点从功能上 从电路结构上,任意时刻的输出仅取决于该时刻的输入,不含记忆（存储）元件,4.1概述,（第4章-5）,二、逻辑功能的描述,（第4章-6）,1.由给定的逻辑图写出逻辑关系表达式。,4.2.1组合逻辑电路的分析方法,2.用逻辑代数或卡诺图对逻辑表达式进行化简。,3.列出输入输出状态真值表。,电路 结构,逻辑功能, 4.2 组合逻辑电路的分析方法和设计方法,4.分析逻辑功能。,（第4章-7）,例1：分析下图的逻辑功能。,1.写出逻辑表达式,2.化简,（第4章-8）,真值表,输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。,3.写真值表,4.分析逻辑功能,（第4章-9）,(1) 写出逻辑式,例 2：分析下图的逻辑功能,.,化简,（第4章-10）,(2) 列逻辑状态表,(3) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同。,逻辑式,（第4章-11）,例3：试分析图示电路的逻辑功能，指出该电路的用途。,（第4章-12）,功能分析：当D、C、B、A表示的二进制数小于或等于5时，Y0为1，当这个二进制数在6和10之间时Y1为1，当这个二进制数大于或等于11时Y2为1。故这是一个判别输入的4位二进制数数值范围的电路。,2.列出真值表,（第4章-13）,4.2.2 组合逻辑电路的设计方法,设计步骤如下：,（第4章-14）,例1：设计一个监视交通信号灯状态的逻辑电路,（第4章-15）,1. 抽象输入变量: 红（R）、黄（A）、绿（G）输出变量： 故障信号（Z）2. 写出逻辑表达式,（第4章-16）,3. 选用小规模SSI器件4. 化简5. 画出逻辑图,用与或门实现,用与非门实现,（第4章-17）,多输出组合逻辑电路的设计,多输出组合逻辑电路是指具有两个或两个以上的输出逻辑变量的组合逻辑电路。例2： 设计一个故障指示电路，具体要求为：（1）两台电动机同时工作时，绿灯亮；（2）一台电动机发生故障时，黄灯亮；（3）两台电动机同时发生故障时，红灯亮。,（第4章-18）,解：1. 设定A、B分别表示两台电动机这两个逻辑变量，F绿、F黄、F红分别表示绿灯、黄灯、红灯；且用0表示电动机正常工作，1表示电动机发生故障；1表灯亮，0表示灯灭 2.建立真值表: 按设计要求可得下表所列的真值表,（第4章-19）,3.根据真值表求得输出逻辑函数的表达式,4.化简上述逻辑函数表达式，并转换成适当的形式。 由于上述逻辑函数的表达式都是最简了，所以不用再化简。,（第4章-20）,5.根据逻辑函数表达式画出逻辑电路图如下示。,逻辑电路图,（第4章-21）,4.3 若干常用组合逻辑电路,4.3.1 编码器编码：将输入的每个高/低电平信号变成一个对应的二进制代码。分类：1.普通编码器2.优先编码器,（第4章-22）,一、普通编码器,特点：任何时刻只允许输入一个编码信号。例：3位二进制普通编码器,（第4章-23）,利用无关项化简，得：,（第4章-24）,二、优先编码器,特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。例：8线-3线优先编码器（设I7优先权最高I0优先权最低）,（第4章-25）,低电平,实例：74HC148,附加输出信号,（第4章-26）,选通信号,选通信号,（第4章-27）,附加输出信号,为0时，电路工作无编码输入,为0时，电路工作有编码输入,（第4章-28）,反码输出,（第4章-29）,附加输出信号的状态及含意,（第4章-30）,解：根据题意，该编码器输入信号 与编码输出的关系如下：,注意要求原码输出,（第4章-31）,（第4章-32）,先非后或等于先与后非,（第4章-33）,（第4章-34）,题4.8 用4片74LS148接成32线5线优先编码器。 输入低电平有效，原码输出。,解：根据题意，该编码器输入信号 与编码输出的关系如下：,（第4章-35）,因原码输出，故将两片的输出相与非，作低位编码输出。,第1片优先级高，将前片的 接后片的 。,高位编码输出的设计,此为42线编码关系,（第4章-36）,三、二-十进制优先编码器,将 编成0110 1110 的优先权最高， 最低输入的低电平信号变成一个对应的十进制的编码,二一十进制优先编码器74LS147逻辑图和功能表见P173,（第4章-37）,（第4章-38）,4.3.2 译码器,译码：将每个输入的二进制代码译成对应的输出高、低电平信号。常用的有：二进制译码器，二-十进制译码器，显示译码器等,一、二进制译码器例：3线8线译码器,（第4章-39）,真值表 逻辑表达式：,用电路进行实现,用二极管与门阵列组成的3线8线译码器,（第4章-40）,集成译码器实例：74HC138,低电平输出,附加控制端,（第4章-41）,74HC138的功能表：,（第4章-42）,扩展功能：,片选功能,级联扩展,解：,分析题意即要求实现图示功能：,（第4章-43）,用真值表表示即：,两片的A0、A1、A2分别相连作低位输入D0、D1、D2,高位输入D3怎么办？,D3,实现方法：,（第4章-44）,验证：,（第4章-45）,D3=1,D3=0,（第4章-46）,（第4章-47）,四片的A0、A1、A2分别对应相连作低位输入D0、D1、D2,实现方法：,高位输入的设计,故可将D4D3接24线译码器，译码器输 出接各片S1,从真值表看出：D4D3与各片S1的关系如表，此为译码关系。,（第4章-48）,二、二十进制译码器,将输入BCD码的10个代码译成10个高、低电平的输出信号BCD码以外的伪码，输出均无低电平信号产生例：74HC42,（第4章-49）,三、用译码器设计组合逻辑电路,1. 基本原理3位二进制译码器给出3变量的全部最小项;。n位二进制译码器给出n变量的全部最小项;任意函数将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数,（第4章-50）,2. 举例,例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：,（第4章-51）,四、显示译码器,1. 七段字符显示器 如：,（第4章-52）,2. BCD七段字符显示译码器（代码转换器）7448,（第4章-53）,真值表 卡诺图,（第4章-54）,BCD七段显示译码器7448的逻辑图,（第4章-55）,集成BCD七段显示译码器7448：,其主要功能：将BCD代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出BCD代码所表示的值。,灯测试输入,灭零输入,(灭灯输入/灭零输出),（第4章-56）,例：用7448驱动共阴极的数码管,输出端等效电路,外接电阻可增加驱动电流,外接电阻的作用,（第4章-57）,7448的附加控制信号：（1）,灯测试输入,当 时，Ya Yg全部置为1,1,0,0,0,0,1,1,1,0,0,0,1,（第4章-58）,7448的附加控制信号：（2）,灭零输入,当 时， 时，则灭灯,1,0,0,0,1,（第4章-59）,7448的附加控制信号：（3）,灭灯输入/灭零输出输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了,（第4章-60）,（第4章-61）,（第4章-62）,例：利用 和 的配合，实现多位显示系统的灭零控制,整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号,（第4章-63）,4.3.3 数据选择器,从一组数据中选择一路信号进行传输的电路，称为数据选择器。,控制信号,输入信号,输出信号,数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。,（第4章-64）,从n个数据中选择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。,控制信号,四位二选一选择器,（第4章-65）,一、数据选择器的工作原理,功能示意图,双4选1数据选择器74LS153 ,基本功能：,（第4章-66）,“双四选一”，74HC153,（第4章-67）,例：“双四选一”，74HC153 分析其中的一个“四选一”,（第4章-68）,例：用两个“四选一”接成“八选一”,“四选一”只有2位地址输入，从四个输入中选中一个“八选一”的八个数据需要3位地址代码指定其中任何一个,（第4章-69）,二、用数据选择器设计组合电路,1. 基本原理具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数,（第4章-70）,例如：,（第4章-71）,例：用8选1数据选择器74LS152实现三变量逻辑函数,将A、B、C与A2、A1、A0对应，并变换成数据选择器输出的形式,将两式比较，可知：令D0=1，D1=0，D2=0，D3=1， D4=0D5=1 ，D6=0， D7=1，A2=A， A1=B，A0=C，则Z=Y。,解： 8选1数据选择器74LS152的输出为,注意：输出低电平有效,（第4章-72）,（第4章-73）,用n位输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。,设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端。,（第4章-74）,4.3.4 加法器,一、1位加法器1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加,（第4章-75）,2. 全加器：将两个1位二进制数及来自低位的进位相加,74LS183,74HC183,（第4章-76）,二、多位加法器,串行进位加法器优点：简单缺点：慢,（第4章-77）,2. 超前进位加法器基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0 j-1）的函数，可在相加前由A,B两数确定。优点：快，每1位的和及最后的进位基本同时产生。 缺点：电路复杂。,74LS283,（第4章-78）,（第4章-79）,串行特点：速度慢。（因为每一位的运算都要等到低一位运算完，才能进行，因此称串行进位加法器）,超前进位,串行速度慢的原因是因为要先算出前级的进位，才能进行后级的计算，那么能不能在一开始就事先知道每一级的进位呢?,CI1 A0、B0CI2 A1、B1、CI1A1B1A0B0CI3 A2、B2、CI2A2B2A1B1A0B0CI4 A3、B3、CI3A3B3A2B2A1B1A0B0,（第4章-80）,下面讨论CIi与A0 Ai-1，B0 Bi-1的函数关系,根据加法器的逻辑式，有：,即：,定义Gi=AiBi，上式表明，当AiBi=1时，COi=1，即产生一个进位，故Gi又称为进位产生函数,定义Pi=Ai+Bi ，当AiBi= 0，Ai+Bi=1时，COi=CIi，即将进位输入传递到进位输出，故Pi又称为进位传递函数,（第4章-81）,利用 （第i 位的进位输入=第i-1位的进位输出），将上式展开，得：,此式即第i位进位输出COi的逻辑式，反映了CIi与A0 Ai-1，B0 Bi-1的函数关系。同时也给出了电路的实现方法。,（第4章-82）,根据上两式即可画出超前进位加法器的逻辑图,例4位超前进位加法器74LS283 ,验证：写出逻辑式并化简，得：,可验证其它几级,（第4章-83）,超前进位加法器,进位位直接由加数、被加数和最低位进位位CI0形成。,直接形成进位,（第4章-84）,结论：完成计算的时间是三级门的传输时间，速度快运算时间的缩短是以增加电路的复杂程度换得的，i 越大， CIi的电路越复杂。,（第4章-85）,三、用加法器设计组合电路,基本原理： 若能生成函数可变换成输入变量与输入变量相加 若能生成函数可变换成输入变量与常量相加例：将BCD的8421码转换为余3码,（第4章-86）,4.3.5 数值比较器,用来比较两个二进制数的数值大小一、1位数值比较器 A,B比较有三种可能结果,（第4章-87）,二、多位数值比较器,原理：从高位比起，只有高位相等，才比较下一位。例如：,（第4章-88）,2. 集成电路CC14585 实现4位二进制数的比较,（第4章-89）,扩展功能：（用两片4位比较器级联实现8位数比较）,例：比较C=C7C6C5C4C3C2C1C0，D=D7D6D5D4D3D2D1D0的大小。,方法：低4位接第(1)片输入，高4位接第(2)片输入； 第(1)片Y(AB)、Y(A=B)接第(2)片I(AB)、I(A=B) ；第(2)片输出作总输出 。,（第4章-90）,重新分析逻辑式（考虑I(AB) 和I(A=B) ）,说明当AB时，比较结果与I无关；当A=B时，比较结果决定于I。且Y(AB)=I(AB)，Y(A=B)= I(A=B)。,当AB)=0；,Y(A=B) = (A3B3)(A2B2)(A1B1)(A0B0) I(A=B),当AB时，不管I为何值，都有Y(AB)=1；,（第4章-91）,由于当高位不相等时，输出决定于高位比较结果，与控制端I无关；当高位相等时，输出应决定于低位比较结果。,级联方法,低4位接第(1)片输入，高4位接第(2)片输入；,第(2)片输出作总输出 。,故将第(1)片Y(AB)、 Y(A=B)接第(2)片I(AB)、I(A=B) ；,第(1)片I(AB)接1。,（第4章-92）,例1：C=10000001，D=11000001，则Y(CD)=0；,例2：C=10000001，D=10001001，则Y(CD)=0；,（第4章-93）,I(AB)的作用：,当I(AB)=1时，不影响比较结果输出；当I(AB)=0时，只影响到Y(AB)的输出，使Y(AB) =0。,故I(AB)的作用是在需要的时候，屏蔽Y(AB)的输出。正常使用时，应令I(AB)=1。,从逻辑图可以看出：,在级联扩展时，也可将前一片的Y接至后一片的I(AB)上。,（第4章-94）,3. 比较两个8位二进制数的大小,教材P200页图4.3.33 片(1) Y(AB) 接(2) Y(AB),（第4章-95）,4.4 组合逻辑电路中的竞争-冒险现象,4.4.1 竞争-冒险现象及成因一、什么是“竞争”两个输入“同时向相反的逻辑电平变化”，称存在“竞争” 二、因“竞争”而可能在输出产 生尖峰脉冲的现象，称为 “竞争-冒险”。,（第4章-96）,三、2线4线译码器中的竞争-冒险现象,（第4章-97）,4.4.2 * 略4.4.3 消除竞争-冒险现象的方法一、接入滤波电容尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。二、引入选通脉冲取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。,（第4章-98）,三、修改逻辑设计例：,（第4章-99）,利用冗余项：只能消除逻辑冒险，而不能消除功能冒险，适 用范围有限。,三种方法比较：,取样法：加取样脉冲对逻辑冒险及功能冒险都有效。目前大 多数中规模集成模块都设有使能端，可以将取样信 号作用于该端，待电路稳定后才使输出有效。,吸收法：加滤波电容使输出信号变坏，引起波形的上升、下 降时间变长，不宜在中间级使用。实验调试阶段采 用的应急措施。,（第4章-100）,用加法器、比较器、译码器、编码器和数据选择器等设计特定电路。,任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关。它由基本门构成，不含存贮电路和记忆元件，且无反馈线。,根据已经给定的逻辑电路，描述其逻辑功能。,根据设计要求构成功能正确、经济、可靠的电路。,（）组合电路,（）组合电路的分析,（）组合电路的设计,（）常用的中规模组合逻辑模块,本章小结,（第4章-101）,P209 题4.1 P210 题4.3 题4.5,（第4章-102）,P210 题4.8P211 题4.10 P212 题4.12,（第4章-103）,P212 题4.16P213 题4.17,（第4章-104）,P212 题4.19P213 题4.21,