半导体物理第3章ppt课件.ppt
,第三章 SOI MOS器件SOI (Silicon On Insulator)绝缘体上硅,3.1 特点与优势,1 寄生效应小 采用SOI衬底，可以制造准理想器件。器件的完整介质隔离避免了体硅器件中存在的大部分寄生效应。体硅MOS器件中大多数寄生效应都起源于器件与衬底的相互作用。,2.功耗减小，速度提高,SOI器件中寄生电容减小，器件的工作速度可大大提高，S0I结构良好的隔离使器件的漏电流Il减小，静态功耗Ps=Il*Vdd很小。其动态功耗PD由电容C、工作频率f和电源电压VDD决定:PD=C*f*VDD2，而S0I结构中寄生电容小，因此同等工作条件下，SOI器件比体硅器件功耗小很多。,3.集成度提高,与体硅器件相比，SOI电路中不需隔离阱所占的面积，集成度大大提高。SOI技术还特别适于同一芯片上集成高、低压电路，因此具有很高的芯片面积利用率和性价比。,4.抗辐射能力增强,SOI器件比同样性能的体硅器件所占的硅岛面积大大减小，在同样的辐射计量下，产生的少数载流子相应减少了3个数量级，提高了器件的抗辐射能力。,5.工艺制备相应简单,SOI材料的制备虽然比体硅复杂，使得SOI材料成本较高，但在SOI材料和体硅上实现相同性能的器件结构时，SOI器件不需要额外隔离所需的形成埋层和对扩散等工艺步骤，所以SOI的工艺较为简单。,3.2 SOI器件种类,SOI MOSFET按硅膜厚度和膜中掺杂情况可分为三种不同的类型:厚膜器件、薄膜器件和“中等”膜厚器件。1 厚膜器件厚膜器件硅膜厚度较大，器件工作时前栅和背栅界面处的耗尽层不互相交叠，它们之间存在一块中性区。若将这一中性区(可称为硅本体)经过一“体接触”接地，则厚膜器件工作特性和体硅器件情况基本相同。,厚膜器件对SOI材料要求不高，制作工艺较简单，工艺很成熟，多用于制造功率MOSFET，在军事和航天、卫星通信领域也有很大的市场，因为它在恶劣的环境下工作仍保持良好的电学特性。 两个明显的寄生效应，一个是翘曲效应(Kink效应)，一个是器件源、漏之间形成的基极开路NPN寄生双极型晶体管效应。,2 薄膜器件薄膜器件硅膜厚度较薄，器件工作时前栅和背栅耗尽层相互交叠，二者栅压存在耦合效应，工作机理较之厚膜器件复杂得多。 根据所加栅压的不同，薄膜器件前栅和背栅分别可处于耗尽、积累和反型三种状态，共有九种工作模式组合，使得工作条件大为扩展。,背栅界面处于耗尽状态的情况在实际中应用的最多，该类器件具有低电场，高跨导，良好的短沟道特性和接近理想的亚阈值特性等优点，且翘曲效应和寄生双极型晶体管效应大大减弱，低功耗。,3 “中等”膜厚器件所谓“中等”膜厚器件是指器件可根据不同的背栅偏压条件呈现厚膜器件特性或薄膜器件特性。,3.3 SOI MOS器件的阈值电压模型,器件模型是电路模拟的基拙，为了提高电路设计效率、缩短设计周期，需要一个能够正确模拟电路特性的电路模拟软件。长沟道和短沟道SOI器件的模型，阈值电压、亚阈值模型、强反型电流模型，考虑包括短沟道效应和DIBL效应、漏致电导增强效应、沟道长度调制效应、串联电阻效应、速度过冲效应等二级物理效应模型，SOI器件的自加热效应和浮体效应模型等。,对于厚膜SOI器件(tsi2xdmax )，正面和背面耗尽区之间不产生相互作用，器件的闭值电压表示式和体硅器件类似。介绍全耗尽SOI MOS器件的阈值电压模型，长沟道SOI器件的阈值电压模型，短沟道SOI器件的阈值电压模型，硅膜厚度对全耗尽器件阈值电压的影响。,1 长沟道SOI的阈值电压模型,部分耗尽,全耗尽,积分两次，得电势分布式：,积分一次，得电场分布式：,X=0时的前表面电场,Qoxf：前界面固定电荷，Qinvf：前沟道反型电荷,由高斯定理得前栅氧化层上压降,求Voxf的高斯面,在前界面应用高斯定理：,Qsb：背界面沟道电荷，Qoxb：背界面固定电荷,：前、背面功函数差,求Voxb的高斯面,由,得：,所以，Vth与前、背栅之间的藕合有关通常，背沟道处于积累或耗尽。,同理：,2 短沟道SOI阈值电压模型,当漏端偏压Vds较小时，(x,y)在沟道的垂直方向可以采用2次幂函数近似,（1）抛物线模型,根据沟道正面-氧化层边界处电通量的连续性，可以得到,根据沟道背面-氧化层边界处电通量的连续性，可以得到,由上可得：,将C0(y),C1(y),C2(y)和背表面势代入Poisson方程，可得；,边界条件：,最小值所在位置ymin可以通过对s进行微分并令其值为零得到,定义最低表面势等于费米势的2倍时对应的正栅压为阈值电压Vth,（2） 准二维模型,准二维模型是采用准二维方法，在高斯箱（沟道耗尽区中高为t，长为y的长方形盒子）中采用高斯定律。忽略沟道中的可动电荷和埋氧化层边缘电场，并假设埋氧化层中电场均匀，可将二维泊松方程降阶：,上式左边第一项为沿y方向进人高斯箱的净电通量，第二和第三项分别为进人高斯箱上边和下边的电通量，右边为高斯箱中的总电荷。沟道下方耗尽区中横向电场（y方向）在纵向（x方向）的分布对器件性能的影响可以通过拟合参数1来反映，Esf(y)/1是沟道中的平均横向电场。研究表明，1与沟道掺杂和硅膜厚度关系不大，对于给定工艺，可看作是常数，通过与实验数据拟合得到。,需要建立外sb和外sf 的关系，通过在硅膜中求解一维泊松方程可以得到两者的关系:,在正界面采用高斯定律，得到正界面垂直电场:,将上2式代入Poisson方程：,可以将上式进一步写为：,在,条件下解上方程：,其中：,sL为长沟道器件前表面势，Vth0为长沟道器件阈值电压，Vbi为源一体结和漏一体结的内建势，l为SOI器件的特征长度:,表面最低电势位置可以通过对sf微分得到,对于Vds(Vbi- sl)情况， y0可以近似为L/2，则有,当lL时，可以得到:,由,和,得,SOI MOS器件的阈值电压漂移量与体硅器件的不同之处在于因子 和特征长度1,对于Cbox远小于 Csi和Cox情况，用体硅器 件耗尽层宽度xdep替代tsi，则两者相同。,由上式可见，高沟道掺杂浓度、低源漏掺杂浓度、薄栅氧化层和薄埋氧化层、薄硅膜均有利于降低短沟道效应和DIBL效应。对于全耗尽SOI MOS器件，阈值电压易受硅膜厚度变化的影响，对于很薄硅膜，难以保证硅膜厚度均匀，需要考虑硅膜厚度浮动的影响。对于Cbox远小于Csi和Cox可得：,由于硅膜厚度浮动引起的闭值电压变化可由下式表示：,总的阈值电压漂移为：,下图示出了不同沟道长度和漏端电压情况下器件阈值电压的模型计算结果和实验结果。沟道掺杂浓度为1017 cm-3，两者吻合较好，说明该模型准确反映了器件的短沟和DIBL效应。对于实验曲线，阈值电压可以用线性外推法、恒定电流法或最大跨导法等方法提取。,
